-
公开(公告)号：CN120017062A
公开(公告)日：2025-05-16
申请号：CN202510057824.0
申请日：2025-01-14
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
IPC: H03M1/38
Abstract: 本发明提供基于并行余量放大与量化的高速混合架构ADC，涉及集成电路设计技术领域。包括：第一级SAR ADC，用于采集输入信号，对输入信号进行量化，以产生第一级量化码，根据第一级量化码产生第一级余量电压，并对第一级余量电压进行放大，以产生放大的余量电压；第二级SAR ADC，与第一级SAR ADC连接，用于对第一级余量电压并行量化，以产生第二级量化码，并根据第二级量化码和放大的余量电压，产生第二级余量电压；第三级SAR ADC，与第二级SAR ADC连接，用于对第二级余量电压进行量化，以产生第三级量化码。允许SAR ADC量化与余量放大同时进行，使得高速混合架构ADC的速度较高以及运放功耗较低。
-
公开(公告)号：CN118783957A
公开(公告)日：2024-10-15
申请号：CN202411261698.2
申请日：2024-09-10
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明提供了基于高位码预赋值的低功耗低时延高精度模数转换器，涉及混合信号集成电路技术领域，包括采样网络、差分DAC电容阵列、比较器、预赋值判别模块和SAR逻辑模块，预赋值判别模块用于根据N‑M位预设码值，输出逻辑电平；SAR逻辑模块用于存储预设码值并在逻辑电平为高逻辑电平时，将M位预设高位码值作为当前周期的M位高位码值，将第一目标码值作为除当前周期的M位高位码值外的码值，输出第一N位码值。将上一周期的N‑M位预设码值输出的逻辑电平，作为进行预赋值的依据，SAR逻辑模块在逻辑电平为高逻辑电平时，用上一周期的M位预设高位码值作为当前周期的M位高位码值，缩减转换时钟周期数，实现转换的低时延和高能效。
-
公开(公告)号：CN118783960B
公开(公告)日：2025-01-03
申请号：CN202411261053.9
申请日：2024-09-10
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明公开了一种基于预量化的高能效高精度低时延逐次逼近型模数转换器，包括：数模转换电容阵列、检测量化模块、采样噪声消除模块及逐次逼近量化模块；数模转换电容阵列用于采样和实现逐次逼近过程，其包括主体电容和预量化电容；在存储采样噪声的第二采样阶段，当输入信号摆幅大于预设摆幅阈值时，检测量化模块控制预量化电容以降低输入信号摆幅；采样噪声消除模块消除采样噪声，逐次逼近量化模块进行量化生成量化结果。本发明提升了高精度低时延逐次逼近型模数转换器的能效，降低了功耗和面积开销，综合性能较好。
-
公开(公告)号：CN118783957B
公开(公告)日：2025-02-18
申请号：CN202411261698.2
申请日：2024-09-10
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明提供了基于高位码预赋值的低功耗低时延高精度模数转换器，涉及混合信号集成电路技术领域，包括采样网络、差分DAC电容阵列、比较器、预赋值判别模块和SAR逻辑模块，预赋值判别模块用于根据N‑M位预设码值，输出逻辑电平；SAR逻辑模块用于存储预设码值并在逻辑电平为高逻辑电平时，将M位预设高位码值作为当前周期的M位高位码值，将第一目标码值作为除当前周期的M位高位码值外的码值，输出第一N位码值。将上一周期的N‑M位预设码值输出的逻辑电平，作为进行预赋值的依据，SAR逻辑模块在逻辑电平为高逻辑电平时，用上一周期的M位预设高位码值作为当前周期的M位高位码值，缩减转换时钟周期数，实现转换的低时延和高能效。
-
公开(公告)号：CN118826731A
公开(公告)日：2024-10-22
申请号：CN202410803369.X
申请日：2024-06-20
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明公开了一种硅基CMOS超宽带双路径采样锁相环电路，频率覆盖范围可达50MHz～18GHz，电路包括：采样鉴相器，用于根据反馈时钟对参考时钟进行采样，得到电压信号；低通滤波器，用于对电压信号进行滤波处理后分为两个支路，一个支路通过跨导电荷泵转换为电流信号，进而形成控制电压至压控振荡器的积分路径输入端；另一个支路连接至压控振荡器的比例路径输入端；压控振荡器，用于产生宽频的输出电压；两相非交叠时钟生成器，用于生成反馈时钟至采样鉴相器；时钟分配网络，用于基于重定时技术和隔离分频技术对输出电压进行分频，得到最终的超宽带输出信号。该电路可以在保持较高的噪声性能的情况下，实现超宽频率覆盖范围。
-
Patent Agency Ranking
公开(公告)号：CN117176081A
公开(公告)日：2023-12-05
申请号：CN202310990976.7
申请日：2023-08-07
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明涉及一种用于噪声整形型模数转换器的伪差分电流控制振荡器，包括：电压电流转换单元，用于将外部控制电压转换为控制电流；两个单端振荡器核心单元，分别连接电压电流转换单元，控制电流控制两个单端振荡器核心单元产生振荡信号的振荡频率；其中，单端振荡器核心单元为多级差分延迟单元级联形成的反馈振荡环路。本发明的用于噪声整形型模数转换器的伪差分电流控制振荡器，通过采用电流控制的方法有效的提高了震荡频率的线性度，从而有效提高了整体模数转换器的精度，使用差分结构的延迟单元以及差分结构的单端振荡器核心单元，更有效的消去了偶次谐波，使振荡器稳定性与线性度都得到有效增强。
-
公开(公告)号：CN120016973A
公开(公告)日：2025-05-16
申请号：CN202510057815.1
申请日：2025-01-14
Applicant: 西安电子科技大学杭州研究院 , 西安电子科技大学
Abstract: 本发明涉及基于可变死区电压的低噪声动态环形放大器，该放大器包括：环形放大器单元和降噪单元；降噪单元，其输入端接入两相非交叠时钟信号，用于响应于两相非交叠时钟信号，生成多个偏置电压；其中，在两相非交叠时钟信号满足第一预设条件时，对应生成第一偏置电压和第二偏置电压；在两相非交叠时钟信号满足第二预设条件时，将第一偏置电压衰减至第一阈值，生成第三偏置电压，以及将第二偏置电压拉升至第二阈值，生成第四偏置电压；环形放大器单元利用多个偏置电压，动态调整环形放大器单元内部的死区电压，从而实时调整环形放大器单元的噪声带宽。该装置可以在不增加功耗的同时满足高带宽和低噪声的要求。
-
公开(公告)号：CN117353734A
公开(公告)日：2024-01-05
申请号：CN202311216445.9
申请日：2023-09-19
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明公开了一种基于第二级复用的高能效两步式SAR ADC，包括：采样开关、第一级SAR ADC、第二级SAR ADC、余量放大器、DAS检测跳过逻辑模块和数字矫正电路；通过将第二级SAR ADC复用于第一量化阶段，省去了第一级SAR ADC中的其他部件，使得第一级SAR ADC只需设置第一级DAC电容阵列就能够实现第一量化阶段；并通过DAS检测跳过逻辑模块输出检测切换码，使得第一级DAC电容阵列只用根据检测切换码进行一次切换，就能够得到余量信息，跳过了第一级DAC电容阵列不必要的切换，相比传统的两步式SAR ADC，极大的减少了功耗，实现高能效和高效率。
-
公开(公告)号：CN118783933B
公开(公告)日：2025-02-18
申请号：CN202411261689.3
申请日：2024-09-10
Applicant: 西安电子科技大学杭州研究院
IPC: H03K5/24
Abstract: 本发明公开了一种基于折叠型锁存器的高精度比较器，包括相互连接的前级放大器和后级折叠型锁存器，其中，所述前级放大器包括放大器电路和失调校准电路，所述放大器电路用于在比较器工作阶段对输入信号进行放大，所述失调校准电路用于在失调校准阶段存储比较器的失调电压，并在比较器工作阶段通过抵消的方式减小比较器的失调电压，所述比较器工作阶段与所述失调校准阶段交替进行；所述后级折叠型锁存器用于对经过放大的信号进行识别并重建为逻辑高电平和逻辑低电平。本发明的比较器抗噪声干扰的能力更强，功耗更小，锁存器的工作速度更快；且具有精度高，功耗低且响应速度快的性能特性。
-
公开(公告)号：CN118783960A
公开(公告)日：2024-10-15
申请号：CN202411261053.9
申请日：2024-09-10
Applicant: 西安电子科技大学杭州研究院
Abstract: 本发明公开了一种基于预量化的高能效高精度低时延逐次逼近型模数转换器，包括：数模转换电容阵列、检测量化模块、采样噪声消除模块及逐次逼近量化模块；数模转换电容阵列用于采样和实现逐次逼近过程，其包括主体电容和预量化电容；在存储采样噪声的第二采样阶段，当输入信号摆幅大于预设摆幅阈值时，检测量化模块控制预量化电容以降低输入信号摆幅；采样噪声消除模块消除采样噪声，逐次逼近量化模块进行量化生成量化结果。本发明提升了高精度低时延逐次逼近型模数转换器的能效，降低了功耗和面积开销，综合性能较好。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.035 seconds)
