-
公开(公告)号：CN110879797A
公开(公告)日：2020-03-13
申请号：CN201911056632.9
申请日：2019-10-31
Applicant: 西安交通大学
IPC: G06F15/78 , G06F12/123
Abstract: 本发明公开了一种高速可重构处理器配置信息缓存替换方法及存储体系结构，当访问发生命中时，根据命中频率更新被命中数据块的Re值，所述Re值为数据块被替换的优先级；当访问发生缺失时，根据命中频率更新被替换进缓存的数据块的Re值，通过加窗选择算法确定被替换的数据块。采用改变数据块的被替换优先级来实现缓存替换策略，便于移植在现有的存储系统中，硬件开销较小。根据配置信息大小和频率两个特征进行缓存资源分配，降低了缓存的整体缺失率，而不是仅仅从考量单个缓存组的缺失率，除此之外对大于缓存容量的工作集有较好的适应性。
-
公开(公告)号：CN110516801A
公开(公告)日：2019-11-29
申请号：CN201910718678.6
申请日：2019-08-05
Applicant: 西安交通大学
Abstract: 本发明一种高吞吐率的动态可重构卷积神经网络加速器架构。其输入输出缓存和权值缓存用于存储来自储外部存储器的数据或者计算过程中产生的数据，以及卷积核数据，将其组织、排列后，以统一的数据流传送到运算阵列中进行计算；运算阵列用于接收来自输入输出缓存和权值缓存的数据，进行卷积操作处理后存储在缓存架构中；输出处理模块用于接收来自运算阵列的数据，选择进行累加、标准化、或者激活函数等操作，并将输出数据存储在输入输出缓存中；控制模块用于向其他模块发送命令，并设计有外部接口，用于和外部系统进行通信。本发明通过设计高并行度、高利用率的运算阵列以及高片上数据复用率的缓存架构提高卷积神经网络加速器的性能，降低功耗。
-
公开(公告)号：CN110222818A
公开(公告)日：2019-09-10
申请号：CN201910395235.8
申请日：2019-05-13
Applicant: 西安交通大学
IPC: G06N3/04 , G06F12/0802
Abstract: 本发明一种用于卷积神经网络数据存储的多bank行列交织读写方法，设计多bank的存储结构，多bank存储器根据不同的运算模式调整数据存储通路，各阵列子集与卷积核一一对应，各阵列子集产生的不同通道的中间结果数据，直接分bank写入多bank存储器中，在中间结果数据读出的过程，采用逐bank读出的方法，这样每次读取的中间结果数据都是属于同一个通道内的中间结果数据，再进行下一次的数据调用时即可直接调用。本发明提高了数据调度效率。
-
公开(公告)号：CN109343826A
公开(公告)日：2019-02-15
申请号：CN201810922918.X
申请日：2018-08-14
Applicant: 西安交通大学
Abstract: 本发明公开了一种面向深度学习的可重构处理器运算单元，包括控制器(1)、存储器(2)、选择输入器(3)、第一查找表(4)、第二查找表(5)、乘法器(6)、最大值池化模块(7)、平均值池化模块(8)、激活函数(9)、加法器(10)和选择输出器(11)；其中，控制器(1)与存储器(2)、选择输入器(3)、第一查找表(4)和第二查找表(5)相连；乘法器(6)与加法器(10)相连；选择输出器(11)与最大值池化模块(7)、平均值池化模块(8)、激活函数(9)、加法器(10)、第一查找表(4)和第二查找表(5)相连。本发明既具有较高性能，又可以支持不同神经网络。
-
公开(公告)号：CN108566196A
公开(公告)日：2018-09-21
申请号：CN201810344436.0
申请日：2018-04-17
Applicant: 西安交通大学
Abstract: 本发明公开一种应用于输出信号压摆率控制的CMOS驱动器，其特征在于，包括依次连接的延迟锁相环DLL、采样电路DFFs和驱动电路driver；延迟锁相环包括依次连接的鉴频鉴相器PFD、电荷泵电路CP、环路低通滤波器LPF和压控延时电路VCDL。与典型的输出信号压摆率控制输出驱动器相比较，本发明的压摆率控制采用延迟锁相环的等延时信号，在PVT变化的影响下，当延迟锁相环锁定时，延时锁相环的相位信号时钟保持恒定的等间隔延时，再使用恒定的延时信号进行叠加，得到一个恒定的压摆率信号，从而改善了传统的三态门压摆率控制输出驱动器的驱动能力因工艺偏差、工作环境温度变化和供电电压变化而产生较大的影响，导致输出信号压摆率产生较大改变的缺点。
-
Patent Agency Ranking
公开(公告)号：CN104992891A
公开(公告)日：2015-10-21
申请号：CN201510274946.1
申请日：2015-05-26
Applicant: 西安交通大学
Abstract: 本发明公开一种基于二维材料的场效应管沟道型场致发射阴极及其制备方法。该由背栅与源漏电压调制的沟道型场致发射纳米阴极是指利用外加偏置电压改变作为导电沟道的二维材料中的电子供给函数，进而调节场致发射电流密度，实现一种由电场调制的场发射冷阴极。为提高二维纳米材料场致发射电流的稳定性提出了一条新的解决方案，并为高频可调控的场发射阴极提供一条新的实现途径，从而推动具有低发射阈值电压的二维材料纳米冷阴极在真空微电子领域的实际应用。
-
公开(公告)号：CN103212924A
公开(公告)日：2013-07-24
申请号：CN201310125912.7
申请日：2013-04-11
Applicant: 西安交通大学
IPC: B23K35/365 , B23K35/40
Abstract: 本发明公开了一种电子封装用的石墨烯包覆铜焊丝及其制备方法，在普通铜焊丝表面直接生长或移植石墨烯薄膜，所生长或移植的石墨烯薄膜将铜焊丝包覆，从而制成石墨烯包覆铜焊丝。包覆在铜表面的石墨烯薄膜起到保护膜的作用，避免铜焊丝在运输，存储及使用过程中氧化。特别是在焊接的高温环境下，石墨烯首先被氧化以避免内部的铜被氧化而导致焊接质量下降，同时石墨烯氧化生成的二氧化碳也可以形成保护气，进一步避免铜被氧化。此外，石墨烯的良好导热性能也有利于焊接热量的散发。由于石墨烯薄膜的存在，很好的保证了铜焊丝的焊接质量，有利于提高电子封装质量和成品率。
-
公开(公告)号：CN112490131B
公开(公告)日：2024-09-13
申请号：CN202011357077.6
申请日：2020-11-27
Applicant: 西安交通大学
IPC: H01L21/48
Abstract: 本发明涉及集成电路的引线框架制备，具体涉及一种基于刻蚀工艺的引线框架制备方法，以解决现有刻蚀法加工过程中的光刻胶只能一次性使用，使得生产成本过高的技术问题。本发明引线框架制备方法包括：将金属薄板或聚合物薄膜材料加工成引线框架图形的掩模板，掩模板的一面涂布PDMS等粘性聚合物材料；将掩模板带有粘性聚合物材料的一面与待刻蚀铜基材紧密贴合，在真空中压紧；放置于温度为40～100℃、浓度为0.1g/ml～0.6g/ml的FeCl3溶液中进行刻蚀；将刻蚀好的铜基材从掩模板上取下，得到需要的引线框架。本发明采用可重复利用的掩模板，实现高密度和多脚引线框架的生产，在很大程度上保证了刻蚀精度，降低了制作成本。
-
公开(公告)号：CN113176305B
公开(公告)日：2024-01-12
申请号：CN202110424772.8
申请日：2021-04-20
Applicant: 西安交通大学
IPC: G01N27/12
Abstract: 本发明公开的一种复合气敏材料及制备方法、乙醇气体传感器及制备方法，将二碳化三钛材料与金属有机框架衍生的四氧化三钴材料相结合应用于气体传感器，通过在叉指电极上涂覆金属有机框架衍生的四氧化三钴‑二碳化三钛复合材料涂膜，极大地增强了传统四氧化三钴对乙醇的气敏响应，提高了对于乙醇的选择性，具有高的灵敏度，对于50ppm的乙醇灵敏度最高可达185，相对传统的氧化钴气体传感器灵敏度提升了15倍，即使在气体浓度为1ppm时也可检测，而且响应速度很快，并且具备很好的重复稳定性。
-
公开(公告)号：CN110222818B
公开(公告)日：2021-08-13
申请号：CN201910395235.8
申请日：2019-05-13
Applicant: 西安交通大学
IPC: G06N3/04 , G06F12/0802
Abstract: 本发明一种用于卷积神经网络数据存储的多bank行列交织读写方法，设计多bank的存储结构，多bank存储器根据不同的运算模式调整数据存储通路，各阵列子集与卷积核一一对应，各阵列子集产生的不同通道的中间结果数据，直接分bank写入多bank存储器中，在中间结果数据读出的过程，采用逐bank读出的方法，这样每次读取的中间结果数据都是属于同一个通道内的中间结果数据，再进行下一次的数据调用时即可直接调用。本发明提高了数据调度效率。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.039 seconds)
