公开(公告)号：CN115050401A

公开(公告)日：2022-09-13

申请号：CN202210715691.8

申请日：2016-11-23

Applicant: 英特尔公司

Inventor： S.奎瓦米 ,  M.阿伦 ,  R.孙达拉姆

IPC: G11C7/22

Abstract: 存储器设备根据为存储器设备配置的DLL（延迟锁相环）校准模式来执行DLL校准。主机控制器可以基于存储器设备的操作状况来配置校准模式。存储器设备包括输入/输出（I/O）接口电路和被耦合以控制I/O接口的I/O时序的延迟锁相环（DLL）电路。存储器设备的控制电路根据DLL校准模式来选择性地启用和禁用DLL校准。当被选择性地启用时，DLL校准要以由DLL校准模式标识的时间间隔进行操作，并且当被选择性地禁用时，DLL校准要停止或制止DLL校准操作。

公开(公告)号：CN109643292A

公开(公告)日：2019-04-16

申请号：CN201780053283.8

申请日：2017-08-30

Applicant: 英特尔公司

Inventor： R.孙达拉姆 ,  A.法齐奥 ,  D.裘 ,  S.夸瓦米

IPC: G06F13/16 ,  G11C13/00

Abstract: 交叉点存储器架构、装置、系统和方法被公开和描述，并且能够包括可缩放的具有增加的带宽的交叉点存储器核子系统。存储器核能够包括多个单独操作分区，各自包括多个交叉点存储器阵列。

公开(公告)号：CN109643292B

公开(公告)日：2024-02-27

申请号：CN201780053283.8

申请日：2017-08-30

Applicant: 英特尔公司

Inventor： R.孙达拉姆 ,  A.法齐奥 ,  D.裘 ,  S.夸瓦米

IPC: G06F13/16 ,  G11C13/00

Abstract: 交叉点存储器架构、装置、系统和方法被公开和描述，并且能够包括可缩放的具有增加的带宽的交叉点存储器核子系统。存储器核能够包括多个单独操作分区，各自包括多个交叉点存储器阵列。

公开(公告)号：CN111796964A

公开(公告)日：2020-10-20

申请号：CN202010143019.7

申请日：2020-03-04

Applicant: 英特尔公司

Inventor： 吴微 ,  R.孙达拉姆 ,  C.乔汉 ,  J.B.坎 ,  冨嶋茂樹 ,  S.斯里尼瓦桑

IPC: G06F11/10

Abstract: 用于提供多级纠错的技术包括一种存储器，该存储器包括耦合到存储器介质的介质访问电路。介质访问电路要从存储器介质读取数据。另外，介质访问电路要利用位于介质访问电路中的纠错逻辑单元对读取的数据执行纠错以产生经纠错的数据。

公开(公告)号：CN108292513A

公开(公告)日：2018-07-17

申请号：CN201680069525.8

申请日：2016-11-23

Applicant: 英特尔公司

Inventor： S.奎瓦米 ,  M.阿伦 ,  R.孙达拉姆

IPC: G11C7/22 ,  H03L7/081

CPC classification number: G11C7/222 ,  G06F13/1689 ,  G11C29/022 ,  G11C29/023 ,  G11C29/1201 ,  G11C29/12015 ,  G11C2207/2254 ,  Y02D10/14

Abstract: 存储器设备根据为存储器设备配置的DLL（延迟锁相环）校准模式来执行DLL校准。主机控制器可以基于存储器设备的操作状况来配置校准模式。存储器设备包括输入/输出（I/O）接口电路和被耦合以控制I/O接口的I/O时序的延迟锁相环（DLL）电路。存储器设备的控制电路根据DLL校准模式来选择性地启用和禁用DLL校准。当被选择性地启用时，DLL校准要以由DLL校准模式标识的时间间隔进行操作，并且当被选择性地禁用时，DLL校准要停止或制止DLL校准操作。