-
公开(公告)号：CN118693128A
公开(公告)日：2024-09-24
申请号：CN202311846332.7
申请日：2023-12-29
Applicant: 英特尔公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088
Abstract: 本文描述了包括基于纳米带的晶体管和鳍状物形状的晶体管两者的集成电路器件。所述纳米带晶体管可以具有比所述鳍状物晶体管短的沟道长度。此外，所述纳米带晶体管可以具有比所述鳍状物晶体管薄的栅极电介质。
-
公开(公告)号：CN114203693A
公开(公告)日：2022-03-18
申请号：CN202110948180.6
申请日：2021-08-18
Applicant: 英特尔公司
Inventor： L·P·古勒 , W·徐 , B·古哈 , M·维斯 , A·达 , W·T·布兰顿 , J·H·伊尔比四世 , J·F·邦迪 , M·K·哈珀 , C·H·华莱士 , T·甘尼 , B·A·萨米尔 , S·迪克特
Abstract: 本公开涉及具有相邻岛结构的环栅集成电路结构的制造。描述了具有相邻岛结构的环栅集成电路结构。例如，一种集成电路结构包括：半导体衬底上的半导体岛。水平纳米线的第一垂直布置在从半导体衬底突出的第一鳍片上方。水平纳米线的第一垂直布置的沟道区与鳍片电隔离。水平纳米线的第二垂直布置在从半导体衬底突出的第二鳍片上方。水平纳米线的第二垂直布置的沟道区与第二鳍片电隔离。半导体岛在水平纳米线的第一垂直布置和水平纳米线的第二垂直布置之间。
-
公开(公告)号：CN113053879A
公开(公告)日：2021-06-29
申请号：CN202011017615.7
申请日：2020-09-24
Applicant: 英特尔公司
IPC: H01L27/088 , H01L29/775 , H01L29/78 , H01L21/8234 , B82Y10/00
Abstract: 描述了去除了衬底的栅极全包围集成电路结构以及去除了衬底的栅极全包围集成电路结构的制造方法。例如，一种集成电路结构包括垂直布置的水平纳米线。栅极堆叠体包围垂直布置的水平纳米线的沟道区。一对非分立的外延源极或漏极结构位于垂直布置的水平纳米线的第一端和第二端处。一对电介质间隔体位于该对非分立的外延源极或漏极结构与栅极堆叠体之间。该对电介质间隔体和栅极堆叠体具有共平面顶表面。该对电介质间隔体、栅极堆叠体和该对非分立的外延源极或漏极结构具有共平面底表面。
-
公开(公告)号：CN111052348A
公开(公告)日：2020-04-21
申请号：CN201780094332.2
申请日：2017-09-28
Applicant: 英特尔公司
IPC: H01L21/8238 , H01L29/78 , H01L29/66 , H01L29/417
Abstract: 集成电路包括具有上部/沟道区和下部/亚沟道区的鳍，下部区域具有第一化学成分以及与绝缘体材料相邻的相对侧壁，上部区域具有第二化学成分。第一宽度指示在第一位置上的下部区域的相对侧壁之间的距离，其比指示在第二位置上的上部区域的相对侧壁之间的距离的第二宽度宽至少1nm，第一位置在第二位置的10nm以内(或者以其他方式相互靠近)。第一化学成分与第二化学成分截然不同，并且包括位于下部区域的相对侧壁的外表面处的表面化学成分以及位于其间的体块化学成分，所述表面化学成分包括氧、氮、碳、氯、氟和硫中的一者或多者。
-
公开(公告)号：CN110911404A
公开(公告)日：2020-03-24
申请号：CN201910769487.2
申请日：2019-08-16
Applicant: 英特尔公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明描述了具有针对变化宽度的自对准源极或漏极底切的栅极全包围集成电路结构。在示例中，一种结构包括处于衬底上方的纳米线的第一垂直布置和纳米线的第二垂直布置，所述纳米线的第二垂直布置中的纳米线所具有的水平宽度大于所述纳米线的第一垂直布置中的纳米线的水平宽度。第一栅极堆叠体部分和第二栅极堆叠体部分分别处于纳米线的第一垂直布置和纳米线的第二垂直布置之上。第一嵌入式外延源极区或漏极区处于纳米线的第一垂直布置的端部，并且在第一栅极堆叠体部分的电介质侧壁间隔体下面延伸第一距离。第二嵌入式外延源极区或漏极区处于纳米线的第二垂直布置的端部，并且在第二栅极堆叠体部分的电介质侧壁间隔体下面延伸大体上与所述第一距离相同的第二距离。
-
Patent Agency Ranking
公开(公告)号：CN110634939A
公开(公告)日：2019-12-31
申请号：CN201910422718.2
申请日：2019-05-21
Applicant: 英特尔公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , B82Y40/00
Abstract: 描述了全环栅半导体器件(例如纳米线或纳米带器件)，其包括设置在最靠近衬底的第一纳米线和衬底之间的低介电常数(“低-κ”)材料。该配置使得能够经由高-k电介质材料对半导体器件的沟道区域中的纳米线的所有表面进行栅极控制，同时还防止从第一纳米线到衬底中的漏电流。
-
公开(公告)号：CN118630017A
公开(公告)日：2024-09-10
申请号：CN202311773507.6
申请日：2023-12-21
Applicant: 英特尔公司
IPC: H01L27/092 , H01L29/06 , H01L21/82 , H01L21/8238
Abstract: 本公开涉及使用图案化基础结构制作基于纳米带的晶体管。公开了基于纳米带的晶体管和相关联的晶体管装置的制作方法、IC结构和设备。一种示例性制作方法基于对在上方提供超晶格的基础结构进行图案化，使得可以使用单个超晶格形成PMOS纳米带堆叠体和NMOS纳米带堆叠体两者。一种示例性IC结构包括：支座；在该支座上方一个叠一个地垂直堆叠的纳米带的NMOS堆叠体；以及在该支座上方一个叠一个地垂直堆叠的纳米带的PMOS堆叠体，其中，NMOS堆叠体的纳米带中的至少一者相对于PMOS堆叠体的纳米带中的至少一者垂直偏移。
-
公开(公告)号：CN118630015A
公开(公告)日：2024-09-10
申请号：CN202311792985.1
申请日：2023-12-25
Applicant: 英特尔公司
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了一种IC器件，其包括将第一晶体管与第二晶体管隔开的背面FTI。该FTI可以位于第一晶体管的源极区和第二晶体管的漏极区之间。第一晶体管的源极区和第二晶体管的漏极区可以是半导体结构(例如，鳍状物或纳米带)的不同部分。IC器件还可以包括正面金属层。半导体结构可以具有第一表面和与第一表面相对的第二表面。半导体结构的第一表面可以比半导体结构的第二表面更接近金属层并且更大。FTI可以具有第一表面和与第一表面相对的第二表面。FTI的第一表面可以比FTI的第二表面更接近金属层，但小于FTI的第二表面。
-
公开(公告)号：CN110945656B
公开(公告)日：2024-05-24
申请号：CN201780093313.8
申请日：2017-08-17
Applicant: 英特尔公司
IPC: H01L27/088 , H01L27/02 , H01L29/06
Abstract: 基于专门的窄掩模结构的光刻图案化来制作窄结构和宽结构。可以采用多重图案化来限定窄掩模结构。可以通过对多个窄掩模结构的基于工艺的合并而获得宽掩模结构。所述合并可以包括在所述窄结构上方沉积帽盖层，填满最小空间。可以去除所述帽盖层，仅留下最小空间内的残留的帽盖材料。可以基于窄掩模结构和残留的帽盖材料的加和将窄结构和宽结构蚀刻到下层当中。插塞图案可以进一步掩蔽帽盖层的未完全填满相邻的掩模结构之间的空间的部分。之后，可以基于窄掩模结构、插塞图案和残留的帽盖材料的加和对下层进行蚀刻。这样的方法可以用于对集成电路(IC)中的纳米带晶体管与纳米线晶体管进行集成。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.023 seconds)
