-
-
公开(公告)号：CN117312190A
公开(公告)日：2023-12-29
申请号：CN202310714858.3
申请日：2023-06-16
申请人： 美光科技公司
发明人： E·孔法洛涅里 , P·埃斯特普 , S·S·帕夫洛夫斯基 , N·德尔加托
IPC分类号： G06F12/0877 , G06F12/0893 , G06F13/16
摘要： 本公开涉及高速缓存器绕过。描述了与用于高速缓存器绕过的存储器控制器相关的系统、设备和方法。示例存储器控制器可耦合到存储器装置。所述示例存储器控制器可包含高速缓存器，所述高速缓存器包含高速缓存器序列控制器，所述高速缓存器序列控制器被配置成：确定高速缓存器查找操作的给定类型的结果的数量，确定所述数量满足绕过阈值，以及引起绕过所述高速缓存器且存取所述存储器装置的绕过存储器操作的执行。
-
公开(公告)号：CN117174146A
公开(公告)日：2023-12-05
申请号：CN202310609394.X
申请日：2023-05-26
申请人： 美光科技公司
摘要： 本公开涉及用于数据保护及恢复方案的写入命令执行。写入命令的一或多个数据块能够独立于分组在一起用于针对所述数据块的错误校正操作的其它数据块而被写入到存储器装置。此外，不同写入命令的数据块能够一起且同时执行，而不是在不同时间单独执行，这能够减少与执行所述写入命令相关联的延时。
-
公开(公告)号：CN116868174A
公开(公告)日：2023-10-10
申请号：CN202280015762.1
申请日：2022-03-15
申请人： 美光科技公司
IPC分类号： G06F11/34
摘要： 本发明描述与用于管理度量及遥测的控制器相关的系统、设备及方法。一种控制器包含前端部分、中央控制器部分、后端部分及管理单元。所述中央控制器部分可包含：高速缓存，其用以存储与存储器操作的执行相关联的数据；度量逻辑，其经配置以收集与所述存储器操作的执行相关的度量；负载遥测逻辑，其经配置以在阈值时间内收集与所述存储器操作的执行相关联的负载遥测；及存储区域，其用以存储所述经收集度量及所述经收集负载遥测。所述控制器的所述管理单元存储器可存储与监测所述存储器控制器的特性相关联的度量及负载遥测，且基于所述经存储度量及负载遥测，改变计算系统的至少一个特性。
-
公开(公告)号：CN116701253A
公开(公告)日：2023-09-05
申请号：CN202310046207.1
申请日：2023-01-16
申请人： 美光科技公司
发明人： N·德尔加托 , E·孔法洛涅里 , P·阿马托 , P·埃斯特普 , S·S·帕夫洛夫斯基
IPC分类号： G06F13/16 , G06F12/0877 , G06F3/06
摘要： 本公开涉及一种用于管理raid信息的存储器控制器。存储器控制器可包含：前端部分，其经配置以与主机介接；中央控制器部分，其经配置以管理数据；后端部分，其经配置以与存储器装置介接。所述存储器控制器可包含耦合到高速缓存器和存储器装置的接口管理电路系统。所述存储器控制器可通过接口管理控制器从主机接收指示与存储器存取请求相关联的数据的第一信号。所述存储器控制器可传输指示所述数据的第二信号以将所述数据高速缓存于所述高速缓存器中的第一位置中。所述存储器控制器可传输指示所述数据的第三信号以将所述数据高速缓存于所述高速缓存器中的第二位置中。
-
公开(公告)号：CN113760784B
公开(公告)日：2024-10-29
申请号：CN202110566320.3
申请日：2021-05-24
申请人： 美光科技公司
发明人： N·德尔加托
IPC分类号： G06F12/084 , G06F12/0842
摘要： 本申请涉及存储器装置的高速缓存架构。例如，一种存储器装置可包含：主阵列，其具有第一组存储器单元；高速缓存，其具有第二组存储器单元；和高速缓存延迟寄存器，其配置成存储与最近执行的存取操作相关联的高速缓存地址的指示。在一些实例中，所述高速缓存延迟寄存器可以作为高速缓存地址的先进先出FIFO寄存器操作，其中与所执行存取操作相关联的高速缓存地址可以添加到所述FIFO寄存器的起点中，并且在所述FIFO寄存器的末尾的高速缓存地址可被清除。与所述主阵列上的存取操作相关联的信息可以维持在所述高速缓存中，并被直接存取(例如，无需对所述主阵列进行另一存取)，至少持续所述高速缓存地址存在于高速缓存延迟寄存器中的时间。
-
公开(公告)号：CN116466874A
公开(公告)日：2023-07-21
申请号：CN202310048682.2
申请日：2023-01-17
申请人： 美光科技公司
摘要： 本申请涉及用于存储器装置的可靠性、可存取性和可服务性的奇偶校验高速缓存。提供用于改善存储器装置的RAS特征的方法和系统。举例来说，提供包含存储器和存储器侧高速缓存的系统。所述系统进一步包含经配置以通过执行某些操作来最小化对所述存储器的存取的处理器。所述操作可包含响应于将来自所述存储器侧高速缓存的数据写入到所述存储器而基于旧数据、新数据和旧奇偶校验来计算新奇偶校验。
-
公开(公告)号：CN116343857A
公开(公告)日：2023-06-27
申请号：CN202211630401.6
申请日：2022-12-19
申请人： 美光科技公司
IPC分类号： G11C11/406
摘要： 本公开涉及双层级刷新管理。描述与确定存储器阵列的与存取请求相关联的目标地址是否存储于CAM中有关的方法、系统和装置。如果所述目标地址存储于所述CAM中，那么可更新所述CAM以使对应于所述目标地址的目标行的存取计数递增。如果所述目标行超过第一阈值，那么可刷新所述存储器阵列的紧邻所述目标行的行。如果所述目标地址不存储于所述CAM中，那么可将所述目标地址写入到所述CAM。可更新所述CAM以使包含对应于所述目标地址的所述目标行的组的地址的存取计数递增。
-
公开(公告)号：CN114171076A
公开(公告)日：2022-03-11
申请号：CN202110966214.4
申请日：2021-08-23
申请人： 美光科技公司
IPC分类号： G11C8/14 , G11C11/4097
摘要： 本申请案针对于自适应缓冲器分割。存储器系统可包含用于存储(例如，与从主机系统接收的读取命令或写入命令相关联的)数据的缓冲器。举例来说，所述缓冲器可在将与写入命令相关联的数据存储于所述存储器系统的存储器装置处之前缓冲所述数据。在另一实例中，所述缓冲器可在将与读取命令相关联的数据发射到所述主机系统之前缓冲所述数据。在一些情况下，所述缓冲器可包含被配置成存储与一或多个读取命令相关联的数据的第一部分、被配置成存储与一或多个写入命令相关联的数据的第二部分以及被配置成存储与一或多个读取命令或一或多个写入命令相关联的数据的第三部分。
-
公开(公告)号：CN117908765A
公开(公告)日：2024-04-19
申请号：CN202311141885.2
申请日：2023-09-06
申请人： 美光科技公司
IPC分类号： G06F3/06
摘要： 本申请涉及一种用于可靠性、可用性、可服务性存取的控制器架构。一种设备可包含多个存储器装置和经由多个存储器通道耦合到所述多个存储器装置的存储器控制器。所述多个存储器通道可以各自被组织为多个通道群组，所述多个通道群组可作为独立的RAS通道(例如，用于独立RAS存取的通道)操作。经由一个RAS通道的不同的存储器通道在所述存储器控制器处接收的数据可在所述存储器控制器的各种电路和/或组件处对准。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.025 秒)
