公开(公告)号：CN117331489A

公开(公告)日：2024-01-02

申请号：CN202310611812.9

申请日：2023-05-29

申请人： 美光科技公司

发明人： P·阿马托 ,  M·斯福尔津 ,  S·S·帕夫洛夫斯基

IPC分类号： G06F3/06 ,  G06F11/10

摘要： 本申请案涉及用于提供可靠性、可用性及可维护性的存储器设备。通道宽度可取决于形成通道的存储器单元(例如存储器裸片)的数量以及所述存储器单元的大小。存储器系统可用经配置以依可为通道宽度提供更多各种选项的较小粒度速率交换(例如，来回传送)数据的存储器单元操作，这可进一步允许在使数据来回传送于所述存储器单元时结合其带宽及延时来微调优化所述存储器系统。实施有此类存储器单元的所述存储器系统仍可提供由例如可信执行引擎安全协议TSP的标准化要求及/或协议所需的一定程度的数据完整性及/或数据真实性。

公开(公告)号：CN117312190A

公开(公告)日：2023-12-29

申请号：CN202310714858.3

申请日：2023-06-16

申请人： 美光科技公司

发明人： E·孔法洛涅里 ,  P·埃斯特普 ,  S·S·帕夫洛夫斯基 ,  N·德尔加托

IPC分类号： G06F12/0877 ,  G06F12/0893 ,  G06F13/16

摘要： 本公开涉及高速缓存器绕过。描述了与用于高速缓存器绕过的存储器控制器相关的系统、设备和方法。示例存储器控制器可耦合到存储器装置。所述示例存储器控制器可包含高速缓存器，所述高速缓存器包含高速缓存器序列控制器，所述高速缓存器序列控制器被配置成：确定高速缓存器查找操作的给定类型的结果的数量，确定所述数量满足绕过阈值，以及引起绕过所述高速缓存器且存取所述存储器装置的绕过存储器操作的执行。

公开(公告)号：CN116701253A

公开(公告)日：2023-09-05

申请号：CN202310046207.1

申请日：2023-01-16

申请人： 美光科技公司

发明人： N·德尔加托 ,  E·孔法洛涅里 ,  P·阿马托 ,  P·埃斯特普 ,  S·S·帕夫洛夫斯基

IPC分类号： G06F13/16 ,  G06F12/0877 ,  G06F3/06

摘要： 本公开涉及一种用于管理raid信息的存储器控制器。存储器控制器可包含：前端部分，其经配置以与主机介接；中央控制器部分，其经配置以管理数据；后端部分，其经配置以与存储器装置介接。所述存储器控制器可包含耦合到高速缓存器和存储器装置的接口管理电路系统。所述存储器控制器可通过接口管理控制器从主机接收指示与存储器存取请求相关联的数据的第一信号。所述存储器控制器可传输指示所述数据的第二信号以将所述数据高速缓存于所述高速缓存器中的第一位置中。所述存储器控制器可传输指示所述数据的第三信号以将所述数据高速缓存于所述高速缓存器中的第二位置中。

公开(公告)号：CN110580229B

公开(公告)日：2022-05-17

申请号：CN201811014792.2

申请日：2018-08-31

申请人： 美光科技公司

发明人： R·C·墨菲 ,  A·科尔日 ,  S·S·帕夫洛夫斯基

IPC分类号： G06F12/0804 ,  G06F12/0868

摘要： 本发明涉及扩展线宽存储器侧高速缓存系统和方法。本公开提供用于实施设备的技术，所述设备包含基于目标数据块执行操作的处理电路、实施第一高速缓存线的处理器侧高速缓存、实施具有大于所述第一高速缓存线的线宽的第二高速缓存线的存储器侧高速缓存以及存储器阵列。所述设备包含一或多个存储器控制器，所述一或多个存储器控制器在所述目标数据块产生高速缓存未命中时：确定将存储器单元行识别为存储所述目标数据块的行地址；发指令给所述存储器阵列以从所述存储器单元行相继输出多个数据块，以使所述存储器侧高速缓存能够将所述多个数据块中的每一者存储在所述第二高速缓存线中；以及发指令给所述存储器侧高速缓存以将所述目标数据块输出到相干性总线，以使所述处理电路能够基于所述目标数据块执行所述操作。

公开(公告)号：CN117331859A

公开(公告)日：2024-01-02

申请号：CN202310748981.7

申请日：2023-06-21

申请人： 美光科技公司

发明人： E·孔法洛涅里 ,  S·S·帕夫洛夫斯基 ,  P·埃斯特普

IPC分类号： G06F12/0897 ,  G06F12/0802 ,  G06F12/0853 ,  G06F12/126

摘要： 本公开涉及用于存储器控制器架构的系统、设备及方法。一种设备可包含多个存储器装置及经由多个存储器通道耦合到所述多个存储器装置的存储器控制器。所述多个存储器通道组织为多个通道群组。所述存储器控制器包括多个存储器存取请求/响应缓冲器组，且所述多个存储器存取请求/响应缓冲器组中的每一存储器存取请求/响应缓冲器组对应于所述多个通道群组中的不同者。

公开(公告)号：CN110580229A

公开(公告)日：2019-12-17

申请号：CN201811014792.2

申请日：2018-08-31

申请人： 美光科技公司

发明人： R·C·墨菲 ,  A·科尔日 ,  S·S·帕夫洛夫斯基

IPC分类号： G06F12/0804 ,  G06F12/0868

摘要： 本发明涉及扩展线宽存储器侧高速缓存系统和方法。本公开提供用于实施设备的技术，所述设备包含基于目标数据块执行操作的处理电路、实施第一高速缓存线的处理器侧高速缓存、实施具有大于所述第一高速缓存线的线宽的第二高速缓存线的存储器侧高速缓存以及存储器阵列。所述设备包含一或多个存储器控制器，所述一或多个存储器控制器在所述目标数据块产生高速缓存未命中时：确定将存储器单元行识别为存储所述目标数据块的行地址；发指令给所述存储器阵列以从所述存储器单元行相继输出多个数据块，以使所述存储器侧高速缓存能够将所述多个数据块中的每一者存储在所述第二高速缓存线中；以及发指令给所述存储器侧高速缓存以将所述目标数据块输出到相干性总线，以使所述处理电路能够基于所述目标数据块执行所述操作。