-
公开(公告)号：CN117153217B
公开(公告)日：2024-08-02
申请号：CN202311125994.5
申请日：2018-08-02
申请人： 美光科技公司
IPC分类号： G11C11/4096 , G11C7/10 , G11C8/12
摘要： 本公开涉及用于改进DDR存储器装置中的写入前同步码的系统和方法。一种存储器装置包含数据写入电路系统。所述数据写入电路系统经配置以捕获经由外部输入/输出I/O接口接收的第一写入命令。所述数据写入电路系统进一步经配置以在捕获所述第一写入命令后，在数据选通DQS域中生成第一内部写入开始InternalWrStart。所述数据写入电路系统另外经配置以基于所述第一InternalWrStart将第一一或多个数据位写入至少一个存储器存储体中，其中在所述存储器装置内部生成所述第一InternalWrStart。
-
公开(公告)号：CN118230784A
公开(公告)日：2024-06-21
申请号：CN202410474700.8
申请日：2020-06-29
申请人： 美光科技公司
IPC分类号： G11C11/406 , G11C11/408
摘要： 本申请涉及用于调节受害者数据的设备和方法。存储被存取字线的地址。还存储与和所述被存取字线相关联的受害者字线有关的数据。所述受害者字线可以具有关于多条被存取字线存储的数据。在目标刷新操作或自动刷新操作期间刷新所述受害者字线时，对与所述受害者字线有关的所述数据进行调整。在存储器存取操作期间对所述受害者字线进行存取时，对与所述受害者字线有关的所述数据进行调整。
-
公开(公告)号：CN116980259A
公开(公告)日：2023-10-31
申请号：CN202310956691.1
申请日：2018-09-11
申请人： 美光科技公司
IPC分类号： H04L25/03
摘要： 本公开涉及用于决策反馈均衡器的模拟复用方案。一种装置(10)包含：电压生成器(329)，其生成参考信号(202，83，322)；多电平偏压生成器(319)，其耦合到所述电压生成器(329)以接收所述参考信号(202，83，322)并至少部分地基于所述参考信号(202，83，322)而生成多个偏压电平信号(202)。所述多电平偏压生成器(319)将所述多个偏压电平信号(202)传输到多个复用器(332)，每个复用器(332)接收选择信号(333)以选择所述多个偏压电平信号(202)的偏压电平信号子集。所述装置(10)还包含决策反馈均衡器(70)的调整电路，其从所述多个复用器(332)中的一个复用器接收偏压电平信号的相应选定子集，并利用所述偏压电平信号的相应选定子集补偿由位流中先前接收到的位造成的位的符号间干扰。
-
公开(公告)号：CN114842891A
公开(公告)日：2022-08-02
申请号：CN202210553895.6
申请日：2020-11-27
申请人： 美光科技公司
IPC分类号： G11C11/4063 , G11C11/4076 , G11C11/4096
摘要： 本申请案涉及写入均衡。一种存储器装置包含经配置以接收写入命令的命令接口及内部写入调整IWA电路系统。所述IWA电路系统经配置以从所述命令接口接收所述写入命令，基于所述所接收写入命令产生内部写入信号IWS，并训练数据选通DQS信号以产生具有与所述存储器装置的时钟CLK的相位对准设置量的DQS信号以使用所述IWS捕获数据信号DQ。
-
公开(公告)号：CN113517011A
公开(公告)日：2021-10-19
申请号：CN202110300760.4
申请日：2021-03-22
申请人： 美光科技公司
IPC分类号： G11C11/4076
摘要： 本申请涉及用于存储器装置的集中式DFE复位发生器。提供了包含被配置成对写入操作之间的周期进行计数的间同步码数据选通(DQS)计数器的系统和方法。所述间同步码DQS计数器包含被配置成生成判决反馈均衡器DFE复位启用信号的DFE复位掩模电路和被配置成生成用于DFE复位的定时信号的DFE复位定时发生器。所述系统和方法还包含DFE复位发生器，所述DFE复位发生器被配置成：从所述间同步码DQS计数器接收所述DFE复位启用电路和所述定时信号；使用所述DFE复位启用信号和所述定时信号来生成用于多个DQS相位的DFE复位信号；并且将所述DFE复位信号传输到所述多个DQS相位。
-
公开(公告)号：CN111279416B
公开(公告)日：2021-09-24
申请号：CN201880070417.1
申请日：2018-10-15
申请人： 美光科技公司
发明人： D·B·彭妮
摘要： 本发明提供用于内部时序方案的方法和系统。在存储器装置处接收数据选通DQS信号。所述DQS信号在相对于所述存储器装置的时钟的负方向上移位以引起所述存储器装置的触发器的失效点。在引起所述失效点之后，所述DQS信号在相对于所述时钟的正方向上移位。使内部写入信号IWS的转变边沿在例如写入前导的DQS周期中居中。所述IWS指示将捕获写入命令。此外，使所述转变边沿居中包含选择性地使所述IWS在所述负方向上延迟。
-
公开(公告)号：CN111128268B
公开(公告)日：2023-10-20
申请号：CN201911037853.1
申请日：2019-10-29
申请人： 美光科技公司
IPC分类号： G11C11/406 , G11C11/4063
摘要： 本申请案涉及用于基于存取的刷新时序的设备及方法。本发明的实施例涉及用于调度存储器装置中的目标刷新的设备及方法。存储器装置中的存储器单元可为易失性的且可需要作为自动刷新操作的一部分而被周期性地刷新。另外，特定行可经历较快降级，且可需要经受目标刷新操作，其中提供并刷新特定目标刷新地址。目标刷新操作需要发生的速率可基于存取存储器单元的速率。所述存储器装置可监视对所述存储器的组的存取，且可使用所述存取的计数来确定将刷新自动刷新地址还是目标刷新地址。
-
公开(公告)号：CN113257302B
公开(公告)日：2022-05-17
申请号：CN202011297403.9
申请日：2020-11-18
申请人： 美光科技公司
IPC分类号： G11C11/4063 , G11C11/4076 , G11C11/409 , G11C11/4096
摘要： 本申请涉及用于存储装置的写入均衡。一种存储装置包含被配置成从命令接口接收写入命令的写入均衡电路。所述写入均衡电路还从主机装置(例如处理器)接收数据选通DQS信号并且从所述主机装置接收时钟信号。所述写入均衡电路还使用相位检测器来比较所述DQS信号和所述时钟信号的相位。所述写入均衡电路还基于所述写入命令生成内部写信号IWS，并至少部分地基于经比较的相位和所述IWS输出写入均衡操作的捕获结果。
-
公开(公告)号：CN113314164A
公开(公告)日：2021-08-27
申请号：CN202011318447.5
申请日：2020-11-23
申请人： 美光科技公司
摘要： 本申请案涉及一种基于电容的补偿电路。系统和方法可涉及接收计时信号的第一转变的电路。所述电路还可响应于所述计时信号的所述第一转变而启用特征在于电容的补偿电路，且可接收所述计时信号的后续转变。所述电路还可在启用所述补偿电路之后，将所述电容施加到所述计时信号的所述后续转变，以产生特征在于相对于所述计时信号的工作循环经调整的工作循环的经补偿计时信号。
-
-
-
-
-
-
-
-
-
搜索结果
60 条记录 (耗时 0.029 秒)
