公开(公告)号：CN118901138A

公开(公告)日：2024-11-05

申请号：CN202380022037.1

申请日：2023-03-13

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志 ,  坂元俊起 ,  纳土晋一郎 ,  桀田佳明 ,  田口由香里 ,  河野广行

IPC分类号： H01L27/146 ,  G02B3/00 ,  G02B3/08 ,  H04N25/70

摘要： 本公开涉及：能够在各像素中改善微透镜的聚光效果并且改善光学特性的光检测装置；用于所述光检测装置的制造方法；以及电子设备。该光检测装置包括像素，各像素具有：对入射光进行光电转换的光电转换部、使所述入射光聚集在所述光电转换部上的微透镜；以及形成在所述微透镜上的多个突起。各个像素具有两个以上突起，所述突起的宽度、高度或密度中的至少一者是不同的。本公开可以应用于例如固体摄像装置等。

公开(公告)号：CN118120055A

公开(公告)日：2024-05-31

申请号：CN202280070772.5

申请日：2022-09-08

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H01L25/065 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822 ,  H01L23/522 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04 ,  H01L27/146 ,  H10B80/00

摘要： 提供一种增高了第二元件芯片中的元件集成度的半导体器件。根据本技术的半导体器件包括：至少一个第一元件芯片；以及至少一个芯片，堆叠在第一元件芯片上并小于第一元件芯片。至少一个芯片包括至少一个第二元件芯片。第一元件芯片具有堆叠有第一半导体衬底和第一布线层的堆叠结构。第二元件芯片具有堆叠有第二半导体衬底和第二布线层的堆叠结构。第一布线层和第二布线层面对地接合。该半导体器件还包括：外部连接端子，布置在比后表面更远离第一元件芯片的位置，后表面是芯片的在参考堆叠方向与第一元件芯片侧相对的一侧上的表面；和至少部分地设置在芯片附近并且电连接第一布线层和外部连接端子的布线。

公开(公告)号：CN116964727A

公开(公告)日：2023-10-27

申请号：CN202280018772.0

申请日：2022-03-01

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H01L23/12

摘要： 提供了：一种半导体装置，能够以更高的精度和更高的产量制造，而不需要复杂的处理，诸如在其中安装外部连接端子的状态下对过模孔的加工；半导体装置的制造方法；以及具有该半导体装置的电子装置。本发明被配置为包括：第一封装，包括集成电路的裸片；保护膜，设置在裸片的上表面上并且具有比裸片更大的表面积；第一成型材料，覆盖裸片的外周边；多个过模孔，穿透第一成型材料和保护膜并且通过将保护膜的穿透直径减小至小于第一成型材料的穿透直径而形成；种子层，形成在过模孔的上端处并且在过模孔的外围侧表面上；以及外部连接端子，连接至过模孔的下端；以及第二封装，安装在第一封装的保护膜的上表面上并连接至过模孔的上端。

公开(公告)号：CN116783696A

公开(公告)日：2023-09-19

申请号：CN202280012703.9

申请日：2022-01-06

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H01L21/768

摘要： 本技术涉及半导体装置、成像装置及制造方法，当形成连接至不同深度的布线的过孔时，可以形成使得其中不出现缺陷的过孔。设置有多个过孔，并且由过孔的深度和宽度限定的纵横比在多个过孔之中大致相等。过孔连接至构成芯片的布线层内的布线。多个过孔包括穿透层叠在布线层上的芯片的第一过孔和不穿透芯片的第二过孔。例如，本技术可应用于其中形成固态成像元件的芯片和层叠另一芯片的成像元件。

公开(公告)号：CN118946976A

公开(公告)日：2024-11-12

申请号：CN202380030521.9

申请日：2023-02-13

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志 ,  清水完 ,  松谷弘康 ,  吉冈浩孝

IPC分类号： H01L31/02 ,  H01L21/56 ,  H01L23/28 ,  H01L27/146

摘要： 本发明能够在抑制包装尺寸增大的同时适应功能延伸。包装(160)设置有多个芯片(111，121)、布线层(132)和模制材料(151)。多个芯片(111，121)包括光学芯片(111)。多个芯片(111，121)安装在布线层(132)上。模制材料(151)被布置为包围多个芯片(111，121)中的至少一个芯片的外围，并且具有平坦表面。模制材料(151)的平面表面的高度方向上的位置可基本上等于多个芯片(111，121)中的至少一个芯片的顶面的高度方向上的位置。光学芯片(111)可以包括光接收元件和光发射元件中的至少一个。

公开(公告)号：CN110088883A

公开(公告)日：2019-08-02

申请号：CN201780075272.X

申请日：2017-11-13

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/522

摘要： 为了抑制由于充电损伤导致的晶体管特性的变化，以减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。半导体装置包括：垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构；以及低电阻膜，其被设置为位于除了待连接部分附近之外的阻挡金属膜与第一绝缘膜之间，且具有比绝缘膜的电阻值低的电阻值。

公开(公告)号：CN110088883B

公开(公告)日：2023-09-15

申请号：CN201780075272.X

申请日：2017-11-13

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/522

摘要： 为了抑制由于充电损伤导致的晶体管特性的变化，以减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。半导体装置包括：垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构；以及低电阻膜，其被设置为位于除了待连接部分附近之外的阻挡金属膜与第一绝缘膜之间，且具有比绝缘膜的电阻值低的电阻值。

公开(公告)号：CN115956368A

公开(公告)日：2023-04-11

申请号：CN202180050673.6

申请日：2021-07-07

申请人： 索尼半导体解决方案公司

发明人： 重岁卓志

IPC分类号： H04N25/70

摘要： 具有一个堆叠在另一个之上的多个半导体芯片的半导体装置，提高了功能性同时降低了制造成本。半导体芯片包括光接收芯片、再布线侧半导体芯片、中间半导体芯片、贯通电极和再布线。光接收芯片接收入射光。在再布线侧半导体芯片的预定的布线表面上形成布线层。中间半导体芯片的一对接合表面中的一个接合表面与光接收芯片接合，并且一对接合表面中的另一个接合表面与再布线侧半导体芯片接合。贯通电极穿过中间半导体芯片的半导体基板。再布线以连接贯通电极和布线层的方式设在布线表面上。

公开(公告)号：CN115335998A

公开(公告)日：2022-11-11

申请号：CN202180024144.9

申请日：2021-02-10

申请人： 索尼半导体解决方案公司

发明人： 石桥健三 ,  多田贵宣 ,  重岁卓志 ,  山元纯平

IPC分类号： H01L27/146 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/144 ,  H01L31/107

摘要： 本发明防止像素边界处的分离区域与布线层之间的绝缘电阻降低。该光接收元件设置有像素、分离区域、布线层和布线层保护膜。设置在光接收元件中的像素包括光电转换单元，该光电转换单元设置在半导体基板上并且对入射光执行光电转换。设置在光接收元件中的分离区域布置在光电转换单元的边界处以分离光电转换单元。设置在光接收元件中的布线层布线至像素。设置在光接收元件中的布线层保护膜布置在分离区域与布线层之间并且保护布线层。