-
公开(公告)号：CN115425121A
公开(公告)日：2022-12-02
申请号：CN202211005541.4
申请日：2022-08-22
Applicant: 福建兆元光电有限公司
Abstract: 本发明公开一种LED芯片的制作方法及用于LED芯片的光罩组，在LED芯片晶圆上预留量测图形区域；将需量测的量测图形转移至量测图形区域，得到LED芯片晶圆成品；图形转移所使用的光罩组包括多个光罩本体；每一光罩本体上设置有位置相同的量测图形区域；量测图形区域设置有量测图形；多个所述光罩本体上的量测图形区域重叠时，每一所述光罩本体上的所述量测图形互不重叠，不同的量测图形存在一定间距，避免其他线条干扰，且基于量测图形区域通过光刻能够选择性地不镀一些无关线宽量测的、会导致对比度降低的膜层，以此避免了由于图形堆叠或膜层多对比度差而导致的线宽量测值误差大或无数据的情况，从而便于后续AOI机台对LED芯片进行准确的线宽量测。
-
公开(公告)号：CN116031337A
公开(公告)日：2023-04-28
申请号：CN202211711601.4
申请日：2022-12-29
Applicant: 福建兆元光电有限公司
Abstract: 本发明涉及半导体电子技术领域，特别涉及一种LED倒装芯片的制造方法。该制造方法，先在衬底上依次生长出N‑GaN层、多量子阱层和P‑GaN层，再依次制备、电流阻挡层和ITO层，同步光刻Mesa台阶面和切割道，再依次制备得到Mesa台阶面、切割道、电流扩展层、DBR反射层和金属电极焊盘层。该制造方法将Mesa台阶面与切割道同步光刻作业，以减少曝光偏移，最大限度保留GaN层的面积及其上ITO的面积。
-
公开(公告)号：CN115739822A
公开(公告)日：2023-03-07
申请号：CN202211272272.8
申请日：2022-10-18
Applicant: 福建兆元光电有限公司
IPC: B08B5/00 , B08B5/02 , B08B13/00 , H01L21/3065 , H01L21/02
Abstract: 本发明公开一种干法刻蚀方法，在腔体内使用氧气产生自由原子；吹扫去除所述自由原子，得到清洁后的腔体；在所述清洁后的腔体内对片源进行干法刻蚀；干法刻蚀完成后，在所述腔体内使用氮气吹扫，利用氧气自由原子以化学方法蚀除有机物的同时，不会刻蚀基片，再通过吹扫清除刻蚀残留物，在刻蚀完成后进行氮气吹扫，有效去除吸附在片源表面的刻蚀残留气体及刻蚀生成物，并去除刻蚀盘及传递腔内刻蚀残留气体及刻蚀生成物，避免吸附在片源上，从而有效去除片源表面的刻蚀麻点。
-
公开(公告)号：CN115327855A
公开(公告)日：2022-11-11
申请号：CN202211057274.5
申请日：2022-08-31
Applicant: 福建兆元光电有限公司
Abstract: 本发明公开了一种LED芯片的反射层制作方法，在制作反射层时，先使用光刻胶进行匀胶、曝光和显影，其中，对负性光刻胶进行匀胶烘烤时保留负性光刻胶的溶剂含量，曝光显影的温度为116‑120℃；而现有技术中，通常曝光显影温度为122℃，相较于现有技术，本发明在烘烤时保留光刻胶的溶剂即降低匀胶烘烤温度，能够增加光刻胶的倒角角度，增大后续蒸镀反射层的面积；并且，降低曝光显影温度能够使光刻胶分子间的交联反应减少，交联反应会形成难溶于显影液的结构，此时曝光显影后的负性光刻胶减少、显影区域增加，从而增加后续反射层的蒸镀尺寸。因此，通过降低匀胶后及显影前烘烤温度，能够增大蒸镀后反射层的面积，提高LED发光亮度。
-
公开(公告)号：CN115241335A
公开(公告)日：2022-10-25
申请号：CN202210942949.8
申请日：2022-08-08
Applicant: 福建兆元光电有限公司
Abstract: 本发明公开一种LED芯片ITO腐蚀方法，对光刻后的LED外延片进行蚀刻，得到蚀刻后的LED外延片；对所述蚀刻后的LED外延片进行去胶，得到去胶后的LED外延片；对所述去胶后的LED外延片进行退火，得到成品，相较于现有技术先退火后蚀刻，通过先蚀刻后退火，由于蚀刻时ITO薄膜的致密性不高，能够有效缩短腐蚀时间，且使得ITO边缘被腐蚀地更加平整，无毛刺现象，从而提高ITO腐蚀效率和腐蚀质量。
-
Patent Agency Ranking
公开(公告)号：CN116093213A
公开(公告)日：2023-05-09
申请号：CN202211711557.7
申请日：2022-12-29
Applicant: 福建兆元光电有限公司
Abstract: 本发明涉及半导体电子技术领域，特别涉及一种DBR倒装芯片的制造方法。该制造方法，先在衬底上依次生长出氮化镓基的N型半导体层、多量子阱层，以及P型半导体层，再依次制备、电流阻挡层和ITO层、Mesa台阶面，同步光刻并刻蚀Mesa切割道和ISO切割道，再依次制备得到电流扩展层、DBR反射层和金属电极焊盘层。该制造方法将Mesa切割道和ISO切割道一同光刻，以减少曝光偏移，最大限度保留GaN层的面积及其上ITO(透明导电层)的面积。
-
公开(公告)号：CN115910766A
公开(公告)日：2023-04-04
申请号：CN202211533079.5
申请日：2022-12-01
Applicant: 福建兆元光电有限公司
IPC: H01L21/306 , H01L33/00 , H01L21/67
Abstract: 本发明公开一种LED芯粒刻蚀方法，按照预设腔体制程温度对芯粒进行刻蚀，得到最终刻蚀后的芯粒，所述预设腔体制程温度小于0℃；使用氮气对所述最终刻蚀后的芯粒进行吹扫，得到芯粒成品，通过降低腔体制程温度以及将刻蚀后的吹扫气体改为氮气，能够降低刻蚀速率，提高刻蚀稳定性，从而提高刻蚀均匀性，使得片源的金属刻蚀深度处于所设定的区间内，不会出现区域过蚀刻，避免底层金属裸露与后续制程过程中的液体接触而造成金属氧化，防止了刻蚀后裸露的金属氧化。
-
公开(公告)号：CN115274961A
公开(公告)日：2022-11-01
申请号：CN202211063491.5
申请日：2022-08-31
Applicant: 福建兆元光电有限公司
Abstract: 本发明公开了一种电极金属层制作方法，在衬底上依次生长缓冲层和外延层，对外延层进行刻蚀后在外延层的P型氮化镓上生长氧化铟锡层；在氧化铟锡层和外延层的N型氮化镓上均使用曝光量90‑150mj、显影温度110‑114℃，对光刻胶进行曝光、显影，并在显影后的位置蒸镀得到电极金属层。在现有技术中通常使用曝光量280mj和显影温度106℃进行光刻胶的曝光显影，且减少曝光量会使得尺寸变大，而本发明中在降低曝光量的同时增加显影温度，此时增加显影温度可使光刻后尺寸变小，选取降低曝光量进行曝光能够节省时间，由此，在降低曝光量的同时增加显影温度能够有效减少电极金属层的面积，减少氧化铟锡层的被阻挡面积，从而提升发光亮度。
-
公开(公告)号：CN114050211A
公开(公告)日：2022-02-15
申请号：CN202111324947.4
申请日：2021-11-10
Applicant: 福建兆元光电有限公司
IPC: H01L33/38 , H01L21/027
Abstract: 本发明的一种LED芯片的电极制作方法，制作LED芯片的掩膜层，掩膜层厚度比待制作电极厚度高3μm；对掩膜层进行光刻，基于光刻后的掩膜层以预设蒸镀角度蒸镀待制作电极。因此，通过增加掩膜层厚度，在电极厚度不变的情况下蒸镀电极，能够减小电极的包覆角度；并且在现有技术中为了保证后续的撕金去胶以及在电极上制作线框工艺时有较高的分辨率，通常设置掩膜层厚度比待制作电极的厚度高1‑2μm，且不对掩膜层厚度进行调整，相较于现有技术，本发明的掩膜层厚度比待制作电极的厚度高3μm，能够在不需要高分辨率线框工艺的情况下减小电极的包覆角度，从而在提高芯片可靠性的同时，降低电极制作成本并提高电极制作的可控性。
-
公开(公告)号：CN115327855B
公开(公告)日：2024-09-13
申请号：CN202211057274.5
申请日：2022-08-31
Applicant: 福建兆元光电有限公司
Abstract: 本发明公开了一种LED芯片的反射层制作方法，在制作反射层时，先使用光刻胶进行匀胶、曝光和显影，其中，对负性光刻胶进行匀胶烘烤时保留负性光刻胶的溶剂含量，曝光显影的温度为116‑120℃；而现有技术中，通常曝光显影温度为122℃，相较于现有技术，本发明在烘烤时保留光刻胶的溶剂即降低匀胶烘烤温度，能够增加光刻胶的倒角角度，增大后续蒸镀反射层的面积；并且，降低曝光显影温度能够使光刻胶分子间的交联反应减少，交联反应会形成难溶于显影液的结构，此时曝光显影后的负性光刻胶减少、显影区域增加，从而增加后续反射层的蒸镀尺寸。因此，通过降低匀胶后及显影前烘烤温度，能够增大蒸镀后反射层的面积，提高LED发光亮度。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
