-
公开(公告)号：CN106206537A
公开(公告)日：2016-12-07
申请号：CN201610307983.2
申请日：2016-05-11
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲
IPC: H01L23/522 , H01L23/64 , H01F27/29
CPC classification number: H03B5/00 , H01F17/0013 , H01F2017/0073 , H01F2017/0086 , H03B2200/0016 , H01L23/5227 , H01F27/29 , H01L23/645 , H01L28/10
Abstract: 本发明公开了一种用于减少电感器系统串联电阻的技术，其可以增加电感器系统的品质因数。一种装置包括从第一导电层形成的导电回路。所述导电回路包括第一端子和第二端子。第一端子包括在第一导电层中的至少一个第一导电指。第二端子包括在第一导电层中的至少一个第二导电指。至少一个第二导电指与至少一个第一导电指叉指，但与至少一个第一导电指没有直接接触。该装置可包括在第一导电层的蛇形间隙。该装置可包括至少一个第一导电通孔，其分别耦合到第二导电层并且耦合到至少一个第一导电指。
-
Patent Agency Ranking
公开(公告)号：CN110649018B
公开(公告)日：2024-02-02
申请号：CN201910572835.7
申请日：2019-06-27
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲 , 布里安·G·德罗斯特
IPC: H01L27/08
Abstract: 集成电路上的电容器阵列包括多个单元电容器。每个单元电容器包括形成在柱结构中的孤立电容器节点。每个单元电容器还包括与孤立电容器节点相邻的共享电容器。共享电容器节点电联接到阵列中的其他单元电容器的共享电容器节点。每个单元电容器还包括屏蔽节点，其联接到低阻抗节点，并且形成在孤立电容器节点附近，以减少导体与孤立节点和共享节点之间形成电容的机会，从而防止不需要的电荷进入共享节点并减少阵列的线性度。
-
公开(公告)号：CN110649018A
公开(公告)日：2020-01-03
申请号：CN201910572835.7
申请日：2019-06-27
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲 , 布里安·G·德罗斯特
IPC: H01L27/08
Abstract: 集成电路上的电容器阵列包括多个单元电容器。每个单元电容器包括形成在柱结构中的孤立电容器节点。每个单元电容器还包括与孤立电容器节点相邻的共享电容器。共享电容器节点电联接到阵列中的其他单元电容器的共享电容器节点。每个单元电容器还包括屏蔽节点，其联接到低阻抗节点，并且形成在孤立电容器节点附近，以减少导体与孤立节点和共享节点之间形成电容的机会，从而防止不需要的电荷进入共享节点并减少阵列的线性度。
-
公开(公告)号：CN108269799B
公开(公告)日：2023-05-02
申请号：CN201711499017.6
申请日：2017-12-29
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲 , 布里安·G·德罗斯特
IPC: H01L27/01 , H10N97/00 , H01L23/552 , H01L21/70
Abstract: 一种用于形成包括电感器的集成电路的技术，该技术减小了电感器和周围的元件之间的磁耦合。该技术包括将电路元件(例如，端子、销、路由迹线)相对于与电感器相关的磁矢量电势、并且相对于与电感器相关的磁通量密度场而特意放置在集成电路上的位置中，以减小或者消除使得系统性能降级的感应信号。
-
公开(公告)号：CN106206537B
公开(公告)日：2021-05-04
申请号：CN201610307983.2
申请日：2016-05-11
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲
IPC: H01L23/522 , H01L23/64 , H01F27/29
Abstract: 本发明公开了一种用于减少电感器系统串联电阻的技术，其可以增加电感器系统的品质因数。一种装置包括从第一导电层形成的导电回路。所述导电回路包括第一端子和第二端子。第一端子包括在第一导电层中的至少一个第一导电指。第二端子包括在第一导电层中的至少一个第二导电指。至少一个第二导电指与至少一个第一导电指叉指，但与至少一个第一导电指没有直接接触。该装置可包括在第一导电层的蛇形间隙。该装置可包括至少一个第一导电通孔，其分别耦合到第二导电层并且耦合到至少一个第一导电指。
-
公开(公告)号：CN108269799A
公开(公告)日：2018-07-10
申请号：CN201711499017.6
申请日：2017-12-29
Applicant: 硅谷实验室公司
Inventor： 阿龙·J·卡菲 , 布里安·G·德罗斯特
IPC: H01L27/01 , H01L49/02 , H01L23/552 , H01L21/70
CPC classification number: H01F27/34 , H01F17/0006 , H01F27/2804 , H01F27/365 , H01F41/041 , H01F2017/0073 , H01L23/50 , H01L23/552 , H01L23/585 , H01L23/645 , H01L23/66 , H01L28/10 , H01L27/016 , H01L21/707
Abstract: 一种用于形成包括电感器的集成电路的技术，该技术减小了电感器和周围的元件之间的磁耦合。该技术包括将电路元件(例如，端子、销、路由迹线)相对于与电感器相关的磁矢量电势、并且相对于与电感器相关的磁通量密度场而特意放置在集成电路上的位置中，以减小或者消除使得系统性能降级的感应信号。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
