公开(公告)号：CN1751396A

公开(公告)日：2006-03-22

申请号：CN200480004397.6

申请日：2004-02-12

Applicant: 皇家飞利浦电子股份有限公司

Inventor： R·范达伦 ,  G·E·J·库普斯

IPC: H01L29/861

CPC classification number: H01L29/861 ,  H01L29/866

Abstract: 本发明涉及一种所说的具有叠层例如n++，n－，p+，n++区(1，2，3，4)的穿通二极管(10)。在已知的二极管中，这些半导体区(1，2，3，4)按照所述的次序设置在衬底(11)上。二极管具有连接导体(5，6)。该二极管不具有陡直的I－V特性曲线因此不适合用作TVSD(＝瞬态电压抑制器)。特别是电压低于5伏时，穿通二极管能形成一种具有吸引力的替代物来作为TVSD。在根据本发明的穿通二极管(10)中，与第二半导体区(2)相邻接的第一半导体区(1)的一部分包括许多子区(1A)，这些子区通过与第一连接导体(5)电连接的并且具有第二例如p+的导电类型的再一半导体区(7)互相分开。该二极管具有非常陡直的I－V特性曲线，非常适合用作TVSD并且在工作电压低于5伏时性能非常好。优选地，再一区(7)包括一部分(7A)，其宽度比再一区的其它部分的宽度更宽。这些区(1，2，3，4)以两种不同的次序层叠设置在衬底(11)上，每种所说的次序都有一定的优势。

公开(公告)号：CN1751394A

公开(公告)日：2006-03-22

申请号：CN200480004395.7

申请日：2004-02-12

Applicant: 皇家飞利浦电子股份有限公司

Inventor： R·范达伦 ,  P·阿加瓦 ,  J·W·斯洛特布姆 ,  G·E·J·库普斯

IPC: H01L29/08 ,  H01L29/737

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 本发明涉及一种具有衬底(11)和具有异质结双极型尤其是npn型晶体管的半导体主体(12)的半导体器件，异质结双极型晶体管具有发射区(1)、基区(2)和集电区(3)，其分别具有第一、第二和第三连接导体(4，5，6)，且其中基区(2)的带隙小于集电区(3)或发射区(1)的带隙，在基区(2)中例如通过使用硅－锗混合晶体代替纯硅。这种器件特征在于很高的速度，但是该晶体管表现出相对低的BVceo。在根据本发明的器件(10)中，通过嵌入到发射区(1)中的第二导电类型的另一半导体区域(20)来局部降低发射区(1)的掺杂量。以这种方式，一方面，确保了低阻抗发射极接触，同时局部增加了Gummel数量而没有通常与这种增长相关联的缺点。以这种方式，npn晶体管中的空穴电流增加了，且因此降低了增益。Si－Ge晶体管的相对高的增益响应于在根据本发明的器件(10)中因此避免的低BVCeOf。优选另一半导体区域(20)凹陷到发射区(1)中，且所述的发射区(1)优选包括毗邻于基区(2)的较低掺杂部分，且其位于另一半导体区域(20)下方。本发明还包括一种制造根据本发明的半导体器件(10)的方法。

公开(公告)号：CN1726597A

公开(公告)日：2006-01-25

申请号：CN200380106077.7

申请日：2003-12-08

Applicant: 皇家飞利浦电子股份有限公司

Inventor： J·施米茨 ,  R·J·E·休廷格 ,  E·A·希泽恩 ,  A·H·蒙特里 ,  M·A·A·恩特赞特 ,  G·E·J·库普斯

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66666 ,  H01L29/7827

Abstract: 通过提供穿过源层(8)和沟道层(6)向漏层(2)延伸的沟槽(26)，制作了垂直绝缘栅晶体管。采用隔离刻蚀以形成沿沟槽侧壁的栅部分(20)，在侧壁栅部分(20)之间的沟槽内填充电介质材料(30)，并且在沟槽顶部形成栅电连接层(30)以横跨沟槽来电连接栅部分(20)。

公开(公告)号：CN1930689A

公开(公告)日：2007-03-14

申请号：CN200580007471.4

申请日：2005-02-28

Applicant: 皇家飞利浦电子股份有限公司

Inventor： G·E·J·库普斯 ,  M·A·A·因特赞德特

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/511 ,  H01L29/513 ,  H01L29/518 ,  H01L29/7811

Abstract: 沟槽栅晶体管(1)具有从半导体主体(10)的上表面(10a)延伸过每个阵列沟槽(20)的顶部角的完整的第一二氧化硅层(31)，该完整的第一层还提供用于厚栅电极(41)的薄栅电介质绝缘层(31A)，并且该完整的第一层还提供构成用于薄场板(42)的厚沟槽侧壁绝缘层(31B，32，33)的材料叠的第一部分(31B)，氮化硅层(32)提供叠的第二部分和第二二氧化硅层(33)提供叠的第三部分。第一二氧化硅层(31)在沟槽(20)顶部角上的完整性有助于避免栅(41)－源(24)短路。在制造(图2A到2F)方法中，在提供二氧化硅层(31)之前移除用于蚀刻沟槽(20)的硬模(21)，随后通过相继地对在沟槽(20)的上部部分内的氧化物层(33)和氮化物层(32)的选择性的蚀刻来保护层(31)。在提供栅电极(41)以后，可以通过上表面(10a)上的氧化物层(31)形成用于沟道容纳主体区(23)和源区(24)的层。