-
公开(公告)号：CN119945446A
公开(公告)日：2025-05-06
申请号：CN202510014345.0
申请日：2025-01-06
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03M1/38
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种用于逐次逼近型ADC的比较器电路，包括：预放大器级电路和锁存器级电路；预放大器级电路为交叉耦合运放，锁存器级电路为strong‑arm型latch比较器；时钟信号CLK分别输入到交叉耦合运放和latch比较器的电源端；交叉耦合运放的正输入端接入VIP信号，交叉耦合运放的负输入端接入VIN信号，交叉耦合运放的负输出端连接atch比较器的负输入端，交叉耦合运放的正输出端连接latch比较器的正输入端；本发明的电路结构中采用两级结构，第一级运放易于处理低电压的特点和第二级latch易于处理高电压的特点相结合，有效提升了比较器电压比较速度。
-
公开(公告)号：CN116187416A
公开(公告)日：2023-05-30
申请号：CN202310174590.9
申请日：2023-02-28
Applicant: 电子科技大学重庆微电子产业技术研究院
IPC: G06N3/082 , G06N3/0464 , G06V10/94
Abstract: 本发明涉及神经网络技术，特别涉及一种基于层剪枝灵敏度的迭代式重训练方法及一种图像处理器，方法包括初始化初始阈值和阈值增量；根据权重矩阵的绝对值之和及权重矩阵的深度计算缩放因子；利用缩放因子更新初始阈值和阈值增量，获取当前权值矩阵在进行重训练之前的输入和输出作为训练数据；根据初始阈值、阈值增量及精度因子计算剪枝阈值；根据剪枝阈值对权值矩阵进行剪枝，通过训练数据对剪枝后的权值矩阵进行重训练；判断剪枝后权值矩阵的误差是否在设定范围内，若在则令剪枝精度因子自加1；若精度不达标则判断是否还有其他矩阵需要进行剪枝操作，若有则切换到到剪枝的权值矩阵；本发明相较于现有方法计算各层权重矩阵的灵敏度的速度更快。
-
公开(公告)号：CN116054828A
公开(公告)日：2023-05-02
申请号：CN202310060715.5
申请日：2023-01-17
Applicant: 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明涉及一种全动态比较器的失调电压校准电路，属于电子技术领域。该电路包括相互连接的比较器、失调电压校准逻辑模块和失调电压补偿模块。其中失调电压校准逻辑模块用于根据比较器的输出结果调节失调电压补偿模块二极管整列的开关；失调电压补偿模块则通过调节失调电压补偿模块二极管整列的开关，来补偿比较器的失调电压。其中比较器包括锁存器和预防大器；失调电压校准逻辑模块包括一个与门，以及多个D触发器和非门；失调电压补偿模块包括偏置电流源、N端支路和P端支路。本发明为前台校准，且无需通过电容存储电荷，从而不会有因为MOS中微弱的Idb与Idg而需要反复校准的缺点，功耗低，精度高，可应用于高速高精度比较器中。
-
公开(公告)号：CN116208128A
公开(公告)日：2023-06-02
申请号：CN202310219986.0
申请日：2023-03-09
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03K5/22
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种自调节功耗的高精度比较器；包括：第一级放大器、第二级放大器、Latch锁存器、偏置电路和检测电路；所述第一级放大器的两个输入端连接两路差分模拟电压信号，第一级放大器的两个输出端分别连接所述第二级放大器的两个输入端，第二放大器的两个输出端连接所述Latch锁存器；所述Latch锁存器的输出端连接所述检测电路的时钟输入端；所述检测电路的反馈输出端连接所述偏置电路；所述偏置电路的两个输出端分别连接所述第一级放大器和所述第二级放大器；本发明可灵活调整比较器偏置电路的电流比例，调整相应的性能指标，提高了比较器电路的灵活性，减少电路功耗。
-
公开(公告)号：CN113540044B
公开(公告)日：2023-04-25
申请号：CN202110807393.7
申请日：2021-07-16
Applicant: 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明提供一种新型可替换的TVS的单层金属版图结构。在低电容导向二极管型TVS阵列或者多通道多引脚的ESD防护设计中，该版图将各模块合理的排布在相应区域内，利用单层金属连接形成完整的信号通路，达到低成本的单层金属布局结构的同时优化了电流分布，减小了版图面积，同时降低了芯片生产成本，提高了器件鲁棒性。
-
Patent Agency Ranking
公开(公告)号：CN119171909A
公开(公告)日：2024-12-20
申请号：CN202411331786.5
申请日：2024-09-24
Applicant: 电子科技大学重庆微电子产业技术研究院
IPC: H03M1/10 , G06N3/092 , G06N3/0455 , G06N3/0464 , G06N3/0499 , G06N3/08
Abstract: 本发明属于ADC数字校准算法领域，具体是涉及一种基于强化学习的ADC全局校准方法及电路，方法包括：构建校准网络，并采用强化学习算法对校准网络进行训练，将待校准的ADC输出信号输入完成训练的校准网络中，校准网络输出校准量，待校准的ADC输出信号加上校准量得到校准后的信号。一方面本发明适用于多种ADC结构，无需关注误差来源和非线性影响，具有普适性强、易于移植的优点；另一方面本发明基于强化学习，直接将最终指标作为目标量优化校准网络，使其最终校准效果和理想值得到最优匹配，提升了最终校准能力。
-
公开(公告)号：CN116192091A
公开(公告)日：2023-05-30
申请号：CN202310147216.X
申请日：2023-02-22
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03H11/12
Abstract: 本发明属于滤波器电路领域，具体涉及一种基于可控电阻的滤波器电路，包括：差分输入端，电阻模块R1、R2、R5、R6、R9、R10，电容C3、C4、C7、C8，二级放大器，差分输出端；R1与差分输入端和C4连接，C4一端接地，另一端与R5、R9连接；C7一端与二级放大器输入端和R9连接，另一端与R5、差分输出端和二级放大器输出端连接；电阻模块R2、R6、R10及电容C3、C8通过二级放大器与电阻模块R1、R5、R9及电容C4、C7呈对称分布。本发明通过把一个电阻拆分成三个小电阻与三个开关的电路结构，根据预设工艺角来控制电阻值，从而得到一个较为准确的电阻值，从而精确带宽，提高了滤波器的准确性。
-
公开(公告)号：CN115425976A
公开(公告)日：2022-12-02
申请号：CN202211140733.6
申请日：2022-09-20
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明涉及一种基于FPGA的ADC采样数据校准方法及系统，包括：获取ADC原始采样数据和ADC标准采样数据对神经网络进行训练得到神经网络的第一参数和第二参数；将第一参数和待校准的ADC采样数据输入FPGA的RAM存储器，根据第二参数在FPGA内搭建一个顶层模块；FPGA根据用户输入的控制信号读取待校准的ADC采样数据，并将待校准的ADC采样数据依次移位到寄存器，调用乘法器IP核将待校准的ADC采样数据与第一参数相乘得到第一ADC校准数据；将第一ADC校准数据输入顶层模块得到最终ADC校准数据，本发明结构简单运算速度快，系统处理效率高，数据吞吐率高，对ADC采样数据的校准效率好，具有可移植性。
-
公开(公告)号：CN119891973A
公开(公告)日：2025-04-25
申请号：CN202411935635.0
申请日：2024-12-26
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于流水线逐次逼近型ADC的开环残差放大器电路；包括：差分输入电路、尾电流电路、第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3和第四NMOS管Mn4；第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3和第四NMOS管Mn4均与差分输入电路连接；尾电流电路与第三NMOS管Mn3、第四NMOS管Mn4连接；不需要设计很高的开环增益，不需要复杂的共模电压检测电路，电路结构简单，降低了电路设计难度，且本发明为动态电路，大大降低了电路功耗，适用于低功耗ADC设计；本发明为推挽式输入方式，大大提高了输入跨导，具有大带宽的特点，适用于高速ADC设计。
-
公开(公告)号：CN118174700A
公开(公告)日：2024-06-11
申请号：CN202410339453.0
申请日：2024-03-25
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种适用于流水线型ADC的比较器，包括：开关电容电路、前置运放电路和锁存电路；其中，开关电容电路用于对参考电压信号进行采样并输出采样电压，开关电容电路受时钟信号S和时钟信号#imgabs0#控制；前置运放电路用于对采样电压的电压差进行放大，前置运放电路受时钟信号P和时钟信号Pb控制；锁存电路用于对前置运放电路的输出电压信号进行锁存和比较；锁存电路受时钟信号CK控制；本发明通过信号P控制前置运放电路，仅在输入信号输入且锁存器工作时为高，可以节省非常多的功耗；本发明的时钟P由时钟信号S和时钟信号CK通过与门得到，在降低输入失调电压的同时大大降低了比较器的整体功耗。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.033 seconds)
