-
公开(公告)号：CN119451141A
公开(公告)日：2025-02-14
申请号：CN202510027498.9
申请日：2025-01-08
Applicant: 电子科技大学
IPC: H10D10/60 , H10D10/01 , H10D62/10 , H01L21/762
Abstract: 本发明公开了一种双层STI结构的抗辐照加固双极器件，属于半导体器件技术领域。本发明所述器件包括第一导电类型衬底、第二导电类型集电极深阱区、第二导电类型集电极阱区、第二导电类型集电极注入区、第一导电类型基极深阱区、第一导电类型基极阱区、第一导电类型基极注入区、第二导电类型发射极阱区、第二导电类型发射极注入区和双层STI浅槽隔离结构。本发明中的STI浅槽隔离结构为SiO2和磷硅玻璃PSG的双层结构，解决了总剂量辐照后电流增益下降的技术问题，提高了双极器件的抗辐照能力，能够广泛应用于空间环境中，对航天技术集成电路的抗辐照加固具有重大意义。
-
公开(公告)号：CN119275214B
公开(公告)日：2025-02-25
申请号：CN202411808777.0
申请日：2024-12-10
Applicant: 电子科技大学
IPC: H01L23/544 , H01L21/66
Abstract: 本发明提出一种用于腐蚀工艺监控的表征器件，属于半导体技术领域。表征器件包括衬底、场氧介质层、栅氧介质层、金属前介质层、阳极多晶硅、阴极多晶硅、阳极接触孔、阴极接触孔、阳极金属、阴极金属、阳极、阴极，还包括划分的第一有源区、第二有源区、第三有源区、场区，有源区上设置的阳极多晶硅和阴极多晶硅互不相连，且分别由阳极金属和阴极金属引出，通过对阳极和阴极进行电压扫描测试，可表征集成电路工艺制造过程中多晶硅残余和场区腐蚀问题，从而指导工艺技术优化开发。提升集成电路的可靠性。同时，在引出端口采用多晶硅连接，增加了腐蚀工艺的复杂度，从另一个维度上进一步表征工艺的稳定性。
-
公开(公告)号：CN119364783A
公开(公告)日：2025-01-24
申请号：CN202411948740.8
申请日：2024-12-27
Applicant: 电子科技大学
IPC: H10D10/01 , H10D10/60 , H10D62/10 , H10D62/17 , H01L23/552
Abstract: 本发明提出一种抗辐射加固三极管器件及其制造方法。属于半导体技术领域。抗辐射加固三极管器件包括衬底、埋氧化层、第一N型掺杂区、第二N型掺杂区、第三N型掺杂区、第一P型掺杂区、第二P型掺杂区、第一隔离浅槽、第二隔离浅槽、第三隔离浅槽、第四隔离浅槽、线性氧化层、多晶硅、第四N型掺杂区、第五N型掺杂区、第三P型掺杂区。本发明通过在隔离浅槽内部填充多晶硅，减薄隔离氧化层厚度，提高三极管器件的抗总剂量辐射能力。在不增加掩模版情况下，基区隔离浅槽侧壁和底部注入形成了第二P型掺杂区，阻止了基区表面复合电流的增加，抑制了器件共发射极电流放大系数的退化，有效提升了三极管器件抗总剂量辐射的能力，降低了工艺制造成本。
-
Patent Agency Ranking
公开(公告)号：CN119275214A
公开(公告)日：2025-01-07
申请号：CN202411808777.0
申请日：2024-12-10
Applicant: 电子科技大学
IPC: H01L23/544 , H01L21/66
Abstract: 本发明提出一种用于腐蚀工艺监控的表征器件，属于半导体技术领域。表征器件包括衬底、场氧介质层、栅氧介质层、金属前介质层、阳极多晶硅、阴极多晶硅、阳极接触孔、阴极接触孔、阳极金属、阴极金属、阳极、阴极，还包括划分的第一有源区、第二有源区、第三有源区、场区，有源区上设置的阳极多晶硅和阴极多晶硅互不相连，且分别由阳极金属和阴极金属引出，通过对阳极和阴极进行电压扫描测试，可表征集成电路工艺制造过程中多晶硅残余和场区腐蚀问题，从而指导工艺技术优化开发。提升集成电路的可靠性。同时，在引出端口采用多晶硅连接，增加了腐蚀工艺的复杂度，从另一个维度上进一步表征工艺的稳定性。
-
公开(公告)号：CN118629944B
公开(公告)日：2024-10-08
申请号：CN202411094315.7
申请日：2024-08-09
Applicant: 电子科技大学
IPC: H01L21/762 , H01L21/331
Abstract: 本发明公开了一种SiN夹层的STI隔离结构三极管抗总剂量辐照加固方法，属于三极管抗辐射加固技术领域。本发明所述方法中，STI隔离结构为SiO2‑SiN‑SiO2夹层结构，SiN夹层不仅可以降低氧化层固定正电荷的密度，也可以对H+向SiO2‑Si界面的输运起到抑制作用，降低界面态密度，减小过剩基极电流的大小。本发明所述方法解决了三极管总剂量辐照后电流增益下降的问题，提高了三极管的抗总剂量辐照能力，提高了三极管的可靠性和寿命，对三极管电路的空间环境应用具有重要意义。
-
公开(公告)号：CN119364783B
公开(公告)日：2025-03-14
申请号：CN202411948740.8
申请日：2024-12-27
Applicant: 电子科技大学
IPC: H10D10/01 , H10D10/60 , H10D62/10 , H10D62/17 , H01L23/552
Abstract: 本发明提出一种抗辐射加固三极管器件及其制造方法。属于半导体技术领域。抗辐射加固三极管器件包括衬底、埋氧化层、第一N型掺杂区、第二N型掺杂区、第三N型掺杂区、第一P型掺杂区、第二P型掺杂区、第一隔离浅槽、第二隔离浅槽、第三隔离浅槽、第四隔离浅槽、线性氧化层、多晶硅、第四N型掺杂区、第五N型掺杂区、第三P型掺杂区。本发明通过在隔离浅槽内部填充多晶硅，减薄隔离氧化层厚度，提高三极管器件的抗总剂量辐射能力。在不增加掩模版情况下，基区隔离浅槽侧壁和底部注入形成了第二P型掺杂区，阻止了基区表面复合电流的增加，抑制了器件共发射极电流放大系数的退化，有效提升了三极管器件抗总剂量辐射的能力，降低了工艺制造成本。
-
公开(公告)号：CN118763120A
公开(公告)日：2024-10-11
申请号：CN202411252594.5
申请日：2024-09-09
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明公开了一种小尺寸总剂量辐射加固的LDMOS器件及制备方法，属于半导体器件技术领域。本发明所述LDMOS器件包括P型硅衬底、N型埋层、P型外延层、N型隔离区、P型体区、场氧隔离区域、N型漂移区、小尺寸硅局部氧化场板区、P型沟道区、多晶栅区域、P型重掺杂区域和N型重掺杂区域。本发明所述LDMOS器件及制备方法与BCD工艺兼容，通过设置小尺寸硅局部氧化场板区，降低栅场板末端与漏极高电压的耦合，实现高集成、小尺寸器件的耐压特性；小尺寸硅局部氧化场板区采用夹层结构，利用氮化硅中大量的电子陷阱中心，复合总剂量辐射效应产生的正电荷，有效解决总剂量辐射效应造成的器件失效问题。
-
公开(公告)号：CN118629944A
公开(公告)日：2024-09-10
申请号：CN202411094315.7
申请日：2024-08-09
Applicant: 电子科技大学
IPC: H01L21/762 , H01L21/331
Abstract: 本发明公开了一种SiN夹层的STI隔离结构三极管抗总剂量辐照加固方法，属于三极管抗辐射加固技术领域。本发明所述方法中，STI隔离结构为SiO2‑SiN‑SiO2夹层结构，SiN夹层不仅可以降低氧化层固定正电荷的密度，也可以对H+向SiO2‑Si界面的输运起到抑制作用，降低界面态密度，减小过剩基极电流的大小。本发明所述方法解决了三极管总剂量辐照后电流增益下降的问题，提高了三极管的抗总剂量辐照能力，提高了三极管的可靠性和寿命，对三极管电路的空间环境应用具有重要意义。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
