-
公开(公告)号：CN118468918A
公开(公告)日：2024-08-09
申请号：CN202410537929.1
申请日：2024-04-30
Applicant: 电子科技大学(深圳)高等研究院
Abstract: 本发明公开了一种高分辨率计时触发方法，属于信息技术领域，包括以下步骤：S1、FPGA通过锁相环生成四路不同相位时钟，S2、构建四个时钟下的独立计数器，S3、四个独立计数器数值求和，S4、如果等效计数值等于用户设定值，则触发信号输出，S5、如果等效计数值不等于用户设定值，则循环步骤三。该高分辨率计时触发方法，在其他逻辑占用大量资源的情况下，FPGA内部的运行时钟频率很难达到700MHz，利用本发明，可以实现多相时钟计数的高分辨率计数器，时间内，计数值相较于单个单相时钟计数器增加了四倍，也即等效于计数频率增加了四倍。
-
公开(公告)号：CN113740345A
公开(公告)日：2021-12-03
申请号：CN202110996836.1
申请日：2021-08-27
Applicant: 电子科技大学(深圳)高等研究院
IPC: G01N21/88
Abstract: 本发明公开了一种高速采样速率下的毛刺检测方法，包括以下步骤：S1：采集待识别数据；S2：对待识别数据进行处理得到正常采样数据；S3：对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明还公开了实现一种高速采样速率下的毛刺检测方法的一种高速采样速率下的毛刺检测系统，包括采集单元以及毛刺识别单元，所述采集单元采集待识别数据并对待识别数据进行处理得到正常采样数据；所述毛刺识别单元对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明可实现高速采样速率下准确的毛刺检测。
-
公开(公告)号：CN110196613B
公开(公告)日：2021-03-30
申请号：CN201910451098.5
申请日：2019-05-28
Applicant: 电子科技大学
Abstract: 本发明公开了一种用于集成电路测试系统中DUT的供电电源装置，PC上位机根据集成电路测试系统的需要设置系统的预置输出值，并发送给控制器MCU，控制器MCU根据系统的预置输出值控制斩波电路为功率放大器输出相应的电压值，从而控制集成电路测试系统运行；当控制集成电路测试系统运行时，电压/电流采样电路采集电压、电流值，并反馈给控制器MCU，控制器MCU通过内置的反馈控制算法对预置输出值和采样值的偏差值进行处理，进而通过偏差值控制BUCK/BOOST斩波电路的输出电压，从而实现对输出电源精度的控制调节，降低功率放大器的功率耗散，提高功率放大器负载驱动能力。
-
公开(公告)号：CN109581062B
公开(公告)日：2021-03-30
申请号：CN201811581424.6
申请日：2018-12-24
Applicant: 电子科技大学
IPC: G01R27/02
Abstract: 本发明公开了一种用于示波器校准仪探头的高精度阻抗测量系统，首先采用检波器得到标准电阻器两端信号的检波值，并由ADC模块采集得到对应的有效值，然后由比较器将标准电阻器两端信号进行过零比较转换为方波，然后经过两个延时模块再输入FPGA，通过调整延时令将两个信号同步输入FPGA，从而测量得到相位差时间，进而计算得到待测探头的阻抗。本发明利用延时不改变输出信号波形特征的特点实现高精度相位测量，可以有效地提高测试相位差时间的分辨率，从而提高探头阻抗测量的精度。
-
公开(公告)号：CN109633508B
公开(公告)日：2020-10-16
申请号：CN201811581423.1
申请日：2018-12-24
Applicant: 电子科技大学
IPC: G01R35/00 , G01R31/319
Abstract: 本发明公开了一种数字集成电路测试系统中采集通道同步性检测方法，根据需要选择一个通道作为基准通道，其余作为待检测通道，将数字集成电路测试系统的工作时钟降频后作为校准信号，将校准信号进行延时后发送到基准通道和待检测通道，且延时按照预设调整步长增加，将工作时钟进行倍频作为采样时钟，对基准通道和第n个待检测通道的采集信号进行采样，根据延时增加过程中基准通道和待检测通道所得到的采样信号进行判断，从而确定待检测通道相对于基准通道的延时。本发明能够检测小于采样周期的通道延时，测量精度由延时精度决定，可以大大降低对采样时钟频率的要求，降低整个方法的实现复杂度。
-
Patent Agency Ranking
公开(公告)号：CN103957009B
公开(公告)日：2017-01-25
申请号：CN201410177383.X
申请日：2014-04-29
Applicant: 电子科技大学
Abstract: 本发明提供了一种对压缩采样系统低通滤波器进行补偿的方法，通过输入一个已知的被测信号x(t)，得到实际低通滤波器压缩采样系统的采样值误差为ye，然后对非理想低通滤波器FIR系数误差e进行估计并得到非理想低通滤波器FIR系数 再在此基础上估计出校正滤波器的FIR系数hd，使校正后的非理想低通滤波器变为理想低通滤波器；同时，提高压缩采样系统的采样频率，其过采样系数为R，然后对各个通道的采样值进行抽样，抽样以后的采样值采用补偿滤波器进行滤波，以保证抽样后滤波得到的采样值与采用理想低通滤波器得到的采样值相等，这样解决了压缩采样系统中非理想低通滤波器带来的重构被测信号序列x*[n]存在较大的误差问题。
-
公开(公告)号：CN105116318A
公开(公告)日：2015-12-02
申请号：CN201510557254.8
申请日：2015-09-02
Applicant: 电子科技大学
IPC: G01R31/3177
Abstract: 本发明公开了一种在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。
-
公开(公告)号：CN115453324B
公开(公告)日：2025-04-04
申请号：CN202211160853.2
申请日：2022-09-22
Applicant: 电子科技大学(深圳)高等研究院
IPC: G01R31/28 , G01R31/3185
Abstract: 本发明提出一种基于ATE的SIP芯片内部互连测试方法，所述测试方法包括如下步骤：步骤S1、SVF编写互连测试程序；步骤S2、将编写好的SVF程序解析成模式捕获格式文件；步骤S3、将模式捕获格式文件中符合JTAG总线时序的向量进行处理；步骤S4、将获得的测试时序移植到ATE测试系统中，根据SIP芯片中互联模型的具体形式进行互连测试。本发明可以针对SIP芯片与ATE系统之间的不同互连模型，高效快捷地生成JTAG总线测试时序，提升测试效率。
-
公开(公告)号：CN119597565A
公开(公告)日：2025-03-11
申请号：CN202411313448.9
申请日：2024-09-20
Applicant: 电子科技大学
IPC: G06F11/273 , G06F11/22 , G06F8/61
Abstract: 本发明公开了一种MCU自动化测试方法通过在外围电路上集成一颗主控MCU芯片，用于与测试机台和待测器件连接进行配置加载程序，通过测试机台控制主控芯片对待测的MCU烧写不同的程序后再进行相应的测试。本发明解决了在MCU测试过程中程序需要在线重复配置加载的问题，即在MCU测试过程中无需外部人工干预，全程由测试机台控制完成程序的重复配置加载与测试验证。本发明优化了芯片测试验证流程，大大提升了MCU测试验证的效率。
-
公开(公告)号：CN118604585B
公开(公告)日：2024-10-25
申请号：CN202411080087.8
申请日：2024-08-07
Applicant: 电子科技大学
IPC: G01R31/28
Abstract: 本发明属于电数字数据处理领域，提供一种基于ALU的行为传感器，为用于SoC芯片老化预测的人工智能模型提供更加准确的行为数据。本发明包括：压力产生模块、ALU组、状态控制机、采样计数模块与存储器，ALU组包括若干条ALU组合逻辑链，每条ALU组合逻辑链在压力模式下配置成为压力传感器、在测试模式下配置成为环形振荡器，用以模拟被测电路的行为状态；压力产生模块为压力传感器提供压力输入，采样计数模块对环形振荡器的振动频率信息进行采样，并储存在存储器中；状态控制机用于控制ALU组与采样计数模块。本发明以ALU为主体搭建环形振荡器，能够更准确的描述被测电路的行为，且具有侵入性低、监测能力较强的优点。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.033 seconds)
