-
公开(公告)号：CN119767867A
公开(公告)日：2025-04-04
申请号：CN202411905610.6
申请日：2024-12-23
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明提供了一种高吸收利用率碳化硅光电探测器及其制备方法，该探测器中的碳化硅外延层在碳化硅衬底之上，且碳化硅外延层的中间区域到边缘存在凹陷，该凹陷使得中心区域呈梯形结构；欧姆接触在梯形结构的斜面上和边缘部分，金属电极在欧姆接触之上。本发明通过斜角刻蚀实现刻蚀斜面，并在斜面上制备金属电极。相比于常规紫外光电探测器，该结构由于斜面金属电极的存在，入射到斜面上的紫外光将反射到器件基区的侧壁，无需经过多层碳化硅薄膜的吸收即可进入基区，增大了基区接收的光强，提高了光生载流子浓度，提高了器件的性能。在制备流程中，利用不同线宽图形曝光形貌的不同，一次形成斜面及垂直基区的刻蚀掩膜，大大降低了制备工艺复杂度。
-
公开(公告)号：CN117833848A
公开(公告)日：2024-04-05
申请号：CN202410023372.X
申请日：2024-01-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明涉及一种基于电容堆叠的滤波器，包括：输入驱动电路、积分电路和电容堆叠电路；所述输入驱动电路的输入端接入差分输入信号，所述输入驱动电路的差分输出端连接所述积分电路的差分输入端；所述积分电路的差分输出端连接所述电容堆叠电路的差分输入端；所述积分电路还接入共模电压VCM、时钟信号RSTN、时钟信号φ1和时钟信号φ2；所述电容堆叠电路还接入所述共模电压VCM、时钟信号φ3和时钟信号φ4。上述方案以输入驱动电路的方式采集剩余电压，避免了电容直接相连因电容分压造成的误差，并以电容连接共模电压的方式取代接地，减小了电压变化幅度，提高了充放电速度，用电容堆叠电路进行电荷累加，避免了电压相加产生引入的噪声，提高了滤波能力。
-
公开(公告)号：CN117348680A
公开(公告)日：2024-01-05
申请号：CN202311344846.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种适用于CAN总线的摆率控制电路，包括译码器U0、n个NMOS管、n个阻值为R的电阻和输出端的峰值保持电路U1共同构成了新型电阻阵列；所述峰值保持电路U1的输出端VO与电压跟随器U2的正相输入端相连，电压跟随器U2的反相输入端与输出端相连，并接入MOS器件M0的栅极；密勒电容CM的两端分别接入MOS器件M0的栅极与漏极；负载电容CL的一端连接MOS器件M0的漏极，另一端接地；负载电阻RL的一端接入输出节点VOUT，另一端接地。本发明能够过滤掉过冲电压，保持电阻阵列输出电压的稳定性；在高压功率MOS器件的输出端与输入端串接米勒电容，以稳定MOS器件漏极电流的摆率，进而稳定输出电压的变化速度，达到摆率控制的目的。
-
公开(公告)号：CN112821768B
公开(公告)日：2022-07-29
申请号：CN202011584117.0
申请日：2020-12-28
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H02M3/335
Abstract: 本发明公开了一种反激同步整流电路，包括：第一同步整流模块，用于产生与原边MOSFET的控制信号互补的副边驱动控制信号；第二同步整流模块，用于根据副边MOSFET的漏极电平和源极电平产生同步整流控制信号；同步整流信号处理模块，用于采集副边驱动控制信号的和同步整流控制信号，并根据所述副边驱动控制信号的上升沿和所述驱动控制信号的下降沿得到所述副边MOSFET的驱动信号；副边驱动模块，所述副边驱动模块用于利用驱动信号驱动所述副边MOSFET。整个反激同步整流电路可以在开始导通和关断时刻均提高反激电路的效率，既可以提高轻载时的效率也可以提高重载时的效率；同时可以抑制次级侧的电压尖峰，提高电路可靠性。
-
公开(公告)号：CN119789478A
公开(公告)日：2025-04-08
申请号：CN202411905626.7
申请日：2024-12-23
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种可调控鳍式JTE结构的碳化硅PiN及其制备方法，该碳化硅PiN包括衬底、位于衬底之上的漂移层、对漂移层进行掺杂形成的正极掺杂区和负极掺杂区、对正极掺杂区和负极掺杂区之间的漂移层进行刻蚀形成的鳍式JTE结构、三面环绕鳍式JTE结构的终端氧化层、覆盖终端氧化层表面的终端金属层，位于正极掺杂区之上的正极金属层和位于负极掺杂区之上的负极金属层。本方案提供的一种可调控鳍式JTE结构的碳化硅PiN通过调节终端控制信号及终端电荷，能够形成适合不同工作环境下的终端电场分布，进而提升终端效率。
-
Patent Agency Ranking
公开(公告)号：CN117792400A
公开(公告)日：2024-03-29
申请号：CN202311688068.9
申请日：2023-12-07
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H03M3/00
Abstract: 本发明公开了一种采用多位SAR量化的高精度Sigma Delta ADC，包括：环路滤波器用于利用若干积分器将模拟输入信号进行离散积分处理；4Bit SAR量化器用于对经放大系数处理后的所有离散积分结果进行量化处理得到4Bit数字码；改进型的4Bit DAC用于利用IDWA电路对4Bit数字码进行一阶噪声整形并消除高阶谐波，再将处理后的4Bit数字码进行数模转换得到模拟输出信号；环路滤波器还用于对模拟输出信号和模拟输入信号进行求差处理，在环路滤波器中将求差结果作为新的模拟输入信号，利用若干积分器将新的模拟输入信号进行离散积分处理。本发明可以应用于高集成度高可靠性要求的雷达芯片中。
-
公开(公告)号：CN117579076A
公开(公告)日：2024-02-20
申请号：CN202311693868.X
申请日：2023-12-07
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种噪声整形的SAR ADC的时序逻辑控制电路，包括：采样信号产生模块用于产生采样信号和输出标志信号；异步时序控制信号产生模块用于在采样信号变为低电平时将比较器控制信号变为高电平以获得比较器的比较结果，并将比较器控制信号变为低电平后使比较器复位，再将比较器控制信号变为高电平；同步时序控制信号产生模块用于基于异步时序控制信号产生模块的时钟信号、输入时钟信号和采样信号，产生环路滤波电路控制信号，以控制环路滤波电路工作，直至采样信号变为高电平；电容阵列开关控制信号产生模块用于根据比较结果产生开关控制信号，以控制开关电容阵列的电压发生变化；ADC信号输出模块用于存储并输出由比较器输出的为正的比较结果。
-
公开(公告)号：CN117459343A
公开(公告)日：2024-01-26
申请号：CN202311346240.2
申请日：2023-10-17
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H04L12/40 , H03K5/24 , H03K17/687
Abstract: 本发明公开了一种适用于CAN的振铃抑制电路，包括减法器电路、振铃采样电路、振铃采样电路的复位电路以及动态比较器电路及其复位电路；所述减法器电路用于对总线信号做减法，得到纯净的振铃信号；所述振铃采样电路用于将得到的振铃信号进行峰值采样并保存；所述振铃采样电路的复位电路用于控制振铃采样电路的使能与复位功能；所述动态比较器电路及其复位电路用于将振铃采样电路得到的信号与参考电平作比较，进而输出信号控制MOS电阻导通，达到振铃抑制的目的。本发明采用动态比较器，不需要额外的外部控制信号，减少振铃抑制电路对总线的影响。通过振铃采样电路，用较简单的结构就可较好地保持振铃信号的峰值，同时降低了对器件工作频率的要求。
-
公开(公告)号：CN114185387A
公开(公告)日：2022-03-15
申请号：CN202111243447.8
申请日：2021-10-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: G05F1/567
Abstract: 本发明涉及一种基于电流比较器的低功耗过温保护电路，包括：负温系数产生电路、电流比较器和整形电路，其中，负温系数产生电路的输入端连接偏置电压，输出端连接电流比较器的第一输入端；电流比较器的第二输入端连接偏置电压，输出端连接整形电路的输入端；整形电路的输出端输出过温保护控制信号；负温系数产生电路用于产生与温度负相关的电压信号；电流比较器用于比较负温系数产生电路的输出电流和基准电流；整形电路用于根据比较结果输出过温保护控制信号；电流比较器包括迟滞回路，迟滞回路的输出端与整形电路连接。本发明的电路，具有极低的静态功耗，只需给满足晶体管导通的最小偏置电流，电路即可正常工作，适合低功耗应用。
-
公开(公告)号：CN119836047A
公开(公告)日：2025-04-15
申请号：CN202411501428.4
申请日：2024-10-25
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明公开了一种内嵌浮动结的沟槽型碳化硅辐照探测器及其制备方法，包括：衬底；外延层，设置于衬底上，外延层背离衬底的一侧设置有多个沟槽，外延层内设置有多个浮动结，至少设置一列浮动结和一行浮动结；相邻沟槽之间对应至少1列浮动结，相邻沟槽之间对应至少1行浮动结；P+区，设置于外延层背离衬底的一侧，覆盖在沟槽和相邻沟槽之间的平台区上；第一电极，设置于P+区上，覆盖在P+区上；第二电极，设置于衬底背离外延层的一侧，覆盖在衬底上。本发明由于引入浮动结以及沟槽内壁的掺杂区域，使得灵敏区的耗尽区宽度增加，耗尽区内部的电场会使得辐照产生的电子空穴对更好的被收集，从而提高探测器的电荷收集效率。
-
-
-
-
-
-
-
-
-
Search Results
375
records
(took 0.081 seconds)
