公开(公告)号：CN107845630A

公开(公告)日：2018-03-27

申请号：CN201711000666.7

申请日：2017-10-24

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 陈万军 ,  信亚杰 ,  施宜军 ,  崔兴涛 ,  李茂林 ,  李佳 ,  张波

IPC: H01L27/02 ,  H01L27/07 ,  H02M3/158

Abstract: 本发明属于半导体器件及集成电路技术领域，具体的说是涉及一种GaN基单片集成式半桥电路。与常规的由分立器件组成的半桥电路不同的是，本发明将两个增强型GaN HEMT及GaN基二极管集成至同一芯片模块上，这便于降低寄生电感，增加开关管开关速度，从而降低开关管开关功耗。同时，在半桥电路的下管两端反向并联场控二极管，这能够减小二极管电极与下管电极之间的寄生电感，使二极管与下管沟道之间能够实现快速的换流。同时，由于场控二极管的正向导通压降较低，能大幅度降低死区时间导通压降，提高系统的效率。另外，由于场控二极管制备工艺与增强型GaN HEMT完全兼容，大大降低了制备工艺的复杂程度。该型半桥电路模块适用于Buck、Boost及Buck-Boost电路等。

公开(公告)号：CN113394285A

公开(公告)日：2021-09-14

申请号：CN202110716823.4

申请日：2021-06-28

Applicant: 电子科技大学

Inventor： 陈万军 ,  信亚杰 ,  段力冬 ,  孙瑞泽 ,  张波

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明属于半导体器件及集成电路技术领域，具体的说是涉及一种具有ESD栅极防护的p‑GaN HEMT器件。与常规的p‑GN HEMT器件不同的是，本发明基于增强型p‑GaN HEMT器件，限流电阻组成具有自触发功能的栅极ESD防护电路。本发明利用ESD发生时产生的瞬态随时间增大的电压，再通过第一限流电阻和第二限流电阻之间的分压，在第二增强型器件的栅极产生一个大于阈值电压的信号，实现第二增强型器件的开启来泄放ESD电荷，从而对p‑GaN HEMT器件栅极的防护。相比于传统p‑GaN HEMT器件，栅极ESD失效电压能够提升19倍以上，不牺牲其他电学特性。其次，由于该发明制备过程与增强型p‑GaN HEMTs工艺兼容，能够大幅降低与传统p‑GaN HEMT器件集成时的制备工艺难度。

公开(公告)号：CN109888006B

公开(公告)日：2021-08-20

申请号：CN201910185250.X

申请日：2019-03-12

Applicant: 电子科技大学

Inventor： 陈万军 ,  夏云 ,  谯彬 ,  高吴昊 ,  刘超 ,  施宜军 ,  信亚杰 ,  王方洲 ,  孙瑞泽 ,  石瑜 ,  左慧玲 ,  邓操

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及功率半导体技术，特别涉及一种低功耗绝缘体上硅横向绝缘栅双极型晶体管。本发明对传统横向绝缘栅双极型晶体管的阴极区进行了改造，将器件分为MOS区和传统LIGBT结构区，MOS区分为第一NMOS区和第二MOS区，第一NMOS区和第二MOS区共用一个P+源极短路区。传统LIGBT结构区的栅极与第一NMOS的栅极通过金属互联作为本发明器件栅极，第一NMOS的N+漏区通过金属互联与传统LIGBT的N+源区连接，传统LIGBT的P+源区通过金属互联与第二N型MOS的栅极和漏极相连，传统LIGBT的N+源区通过金属互联与第一N型MOS的N+漏区相连，第一和第二NMOS的N+源区及共用的P+源极短路区通过金属短接作为本发明器件的阴极，传统LIGBT结构区的阳极作为本发明器件阳极。

公开(公告)号：CN110444584A

公开(公告)日：2019-11-12

申请号：CN201910738148.8

申请日：2019-08-12

Applicant: 电子科技大学

Inventor： 郑崇芝 ,  夏云 ,  谯彬 ,  李青岭 ,  孙瑞泽 ,  刘超 ,  施宜军 ,  信亚杰 ,  王方洲 ,  陈万军

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明涉及功率半导体技术，特别涉及一种具有超结的逆导型IGBT。相对于传统的超结逆导型IGBT，本发明将集电极区中的一部分的P+集电极区用N+集电区替换，并且用P型条以及介质隔离层将N型漂移区分为两个不相连的N型漂移区区域，P+集电极区与N+集电区各位于其中一个N型漂移区，器件正向导通时，由于左右两个N型漂移区相对隔离，因此导通状态近似于左侧IGBT双极导通状态与右侧MOS单极导通状态的叠加，不存在snapback现象。由于N+集电区的存在，器件能实现逆向导通。本发明的有益成果：实现逆向导通能力，无snapback现象，同时优化了逆向导通时电流分布。

公开(公告)号：CN110112208A

公开(公告)日：2019-08-09

申请号：CN201910490995.7

申请日：2019-06-06

Applicant: 电子科技大学

Inventor： 陈万军 ,  李佳 ,  刘熙 ,  信亚杰 ,  孙瑞泽

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/20 ,  H01L29/47 ,  H01L29/778

Abstract: 本发明涉及功率半导体技术领域，具体的说是涉及一种高频低结温的GaN异质结场效应晶体管。本发明的GaN异质结场效应晶体管，主要通过采用InAlN作为器件的势垒层材料，InAlN与GaN形成异质结时没有逆压电效应，因而可以克服传统结构中AlGaN作为势垒层材料的缺点，从而有利于提高器件的工作频率。另外，且本发明所述势垒层采用双凹型结构，在栅极两侧均有凹槽，其特征在于可以改善沟道的电场分布情况，提高器件耐压，降低器件沟道产热。本发明的优异效果为，降低了器件的沟道温度，削弱了“自热效应”对器件的不利影响，提高了器件的工作频率。本发明尤其适用于具有高工作频率和低沟道温度的GaN异质结场效应晶体管。

公开(公告)号：CN111490101A

公开(公告)日：2020-08-04

申请号：CN202010325595.3

申请日：2020-04-23

Applicant: 电子科技大学

Inventor： 陈万军 ,  王方洲 ,  许晓锐 ,  孙瑞泽 ,  信亚杰 ,  夏云 ,  刘超 ,  张波

IPC: H01L29/778 ,  H01L29/06

Abstract: 本发明属于半导体技术领域，具体的说涉及一种GaN基HEMT器件。本发明的主要方案是在器件的缓冲层中引入了与源极相连的具有P型掺杂的电荷存储层。在器件关断时，P型掺杂的电荷存储层中的净负电荷可以有效地加速二维电子气的耗尽，从而减小了关断时间以使器件具有较低的关断损耗。在器件开启时，P型掺杂的电荷存储层中净负电荷量的减小有助于二维电子气的恢复，进而减小了开启时间来使器件具有较低的开启损耗。因此，本发明具有极低的开关损耗，可用于低功耗功率开关应用中。

公开(公告)号：CN109888006A

公开(公告)日：2019-06-14

申请号：CN201910185250.X

申请日：2019-03-12

Applicant: 电子科技大学

Inventor： 陈万军 ,  夏云 ,  谯彬 ,  高吴昊 ,  刘超 ,  施宜军 ,  信亚杰 ,  王方洲 ,  孙瑞泽 ,  石瑜 ,  左慧玲 ,  邓操

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及功率半导体技术，特别涉及一种低功耗绝缘体上硅横向绝缘栅双极型晶体管。本发明对传统横向绝缘栅双极型晶体管的阴极区进行了改造，将器件分为MOS区和传统LIGBT结构区，MOS区分为第一NMOS区和第二MOS区，第一NMOS区和第二MOS区共用一个P+源极短路区。传统LIGBT结构区的栅极与第一NMOS的栅极通过金属互联作为本发明器件栅极，第一NMOS的N+漏区通过金属互联与传统LIGBT的N+源区连接，传统LIGBT的P+源区通过金属互联与第二N型MOS的栅极和漏极相连，传统LIGBT的N+源区通过金属互联与第一N型MOS的N+漏区相连，第一和第二NMOS的N+源区及共用的P+源极短路区通过金属短接作为本发明器件的阴极，传统LIGBT结构区的阳极作为本发明器件阳极。

公开(公告)号：CN108831932A

公开(公告)日：2018-11-16

申请号：CN201810678927.9

申请日：2018-06-27

Applicant: 电子科技大学

Inventor： 陈万军 ,  李茂林 ,  施宜军 ,  崔兴涛 ,  信亚杰 ,  李佳 ,  刘超 ,  周琦 ,  张波

IPC: H01L29/872 ,  H01L29/207 ,  H01L29/205

Abstract: 本发明属于半导体功率器件领域，特别涉及一种氮化镓横向MIS-肖特基混合阳极二极管。本发明公开了一种基于具有变铝组分势垒层(Al0～0.50GaN)异质结的混合阳极二极管，具体结构是在GaN层上方生长一层薄的变铝组分Al0～0.50GaN层作为势垒层，AlGaN势垒层中Al摩尔分量从0％到50％渐变。薄的变铝组分AlGaN层能够减小肖特基阳极电极到二维电子气的距离，增加沟道二维电子气浓度，并消除AlGaN/GaN异质结处导带差，进而能够降低所提出器件的开启电压和导通压降。同时阳极部分的金属-绝缘体-半导体结构(MIS)能够有效降低器件反向漏电流，增加器件反向耐压。

公开(公告)号：CN108288656A

公开(公告)日：2018-07-17

申请号：CN201810191091.X

申请日：2018-03-08

Applicant: 电子科技大学

Inventor： 陈万军 ,  邓操 ,  高吴昊 ,  夏云 ,  信亚杰 ,  左慧玲

IPC: H01L31/111 ,  H01L31/0352

Abstract: 本发明涉及半导体技术，具体的说是涉及一种高di/dt耐量光控晶闸管。本发明的一光控晶闸管，主要为通过缩小元胞宽度和调整器件结构，来优化器件内部电流均匀分布和温度稳定性，进而提升器件的耐电流上升率。另外，本发明由于自身的优点，可以在光源能覆盖的范围内对版图进行调整。本发明的有益效果为，提供了电流分布均匀、温度稳定性高的窄元胞结构的光控晶闸管设计，解决了传统的光控晶闸管(LTT)由于耐电流上升率低而不能很好适应于脉冲功率应用领域。本发明尤其适用于大脉冲功率应用具有高峰值电流能力和高电流增长能力的光控晶闸管。

公开(公告)号：CN113540233A

公开(公告)日：2021-10-22

申请号：CN202110861761.6

申请日：2021-07-29

Applicant: 电子科技大学

Inventor： 郑崇芝 ,  信亚杰 ,  段力冬 ,  王方洲 ,  孙瑞泽 ,  张波

IPC: H01L29/778 ,  H01L29/10

Abstract: 本发明属于半导体器件及集成电路技术领域，涉及一种低导通电阻高跨导的p‑GaNHEMT器件。与常规的p‑GN HEMT器件不同的是，本发明的器件buffer层为p型掺杂的缓冲层。由于缓冲层存在自由移动的空穴，2DEG沟道与p型buffer层之间形成等效的寄生电容，使器件栅源间寄生电容增大，从而提升器件的工作电流，也即降低器件的导通电阻。另外由于p型缓冲层的存在，使AlGaN/GaN界面三角势阱变窄，从而提升栅极控制2DEG沟道的能力，也即提升器件的跨导。研究结果表明，相比于传统的p‑GaN HEMT器件，在同等量级击穿电压的条件下，导通电阻能够降低46.1％，跨导峰值提升26.9％。此外，相比于传统的p‑GaN HEMT器件，除去本发明器件的buffer外延层需要p‑型掺杂外，后续器件制备工艺与传统p‑GaN HEMT器件制备工艺完全兼容。