公开(公告)号：CN108873786A

公开(公告)日：2018-11-23

申请号：CN201810835061.8

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  王伊凡 ,  苟轩 ,  赵佳 ,  唐宇

IPC: G05B19/042

Abstract: 本发明公开了一种基于数字量调理的数据采集系统，对模拟输入信号采用交直流耦合模块进行交直流耦合，再通过衰减模块进行衰减，对得到的模拟信号通过ADC模块进行采集，将采集信号发送至采用FPGA实现的数字量调理模块，以二进制数字量处理方式对采集信号进行调理，将得到的调理信号由数据处理模块进行处理后送入上位机进行显示。本发明通过对采集信号进行数字量调理，提高信号调理的精度，避免硬件调理电路所带来的不可改善的参数指标对设计系统的性能影响。

公开(公告)号：CN109104260B

公开(公告)日：2019-09-24

申请号：CN201810835062.2

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  张杰 ,  周文建 ,  黄若冰 ,  刘长剑

IPC: H04J3/06 ,  G05B19/042

Abstract: 本发明公开了一种板卡式多通道数据采集系统的同步方法，首先对时钟网络进行设计，然后根据板卡式多通道数据采集系统中各模块的时钟对主、从时钟源芯片进行设计，并对关键时钟路径PCB进行设计，构建了两级扇出时钟树，在系统初始化时进行主、从时钟源的同步以及从时钟源输出时钟同步，并在采集板卡中设置前端传输调整缓存模块，在信息处理主板中设置数据存储FIFO，从而实现采集数据同步。本发明通过对时钟线布置、时钟生成和初始化方法进行改进，提高多通道采集数据的同步性能。

公开(公告)号：CN109104260A

公开(公告)日：2018-12-28

申请号：CN201810835062.2

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  张杰 ,  周文建 ,  黄若冰 ,  刘长剑

IPC: H04J3/06 ,  G05B19/042

Abstract: 本发明公开了一种板卡式多通道数据采集系统的同步方法，首先对时钟网络进行设计，然后根据板卡式多通道数据采集系统中各模块的时钟对主、从时钟源芯片进行设计，并对关键时钟路径PCB进行设计，构建了两级扇出时钟树，在系统初始化时进行主、从时钟源的同步以及从时钟源输出时钟同步，并在采集板卡中设置前端传输调整缓存模块，在信息处理主板中设置数据存储FIFO，从而实现采集数据同步。本发明通过对时钟线布置、时钟生成和初始化方法进行改进，提高多通道采集数据的同步性能。

公开(公告)号：CN108873786B

公开(公告)日：2021-03-30

申请号：CN201810835061.8

申请日：2018-07-26

Applicant: 电子科技大学

Inventor： 程玉华 ,  许波 ,  陈凯 ,  何小双 ,  王伊凡 ,  苟轩 ,  赵佳 ,  唐宇

IPC: G05B19/042

Abstract: 本发明公开了一种基于数字量调理的数据采集系统，对模拟输入信号采用交直流耦合模块进行交直流耦合，再通过衰减模块进行衰减，对得到的模拟信号通过ADC模块进行采集，将采集信号发送至采用FPGA实现的数字量调理模块，以二进制数字量处理方式对采集信号进行调理，将得到的调理信号由数据处理模块进行处理后送入上位机进行显示。本发明通过对采集信号进行数字量调理，提高信号调理的精度，避免硬件调理电路所带来的不可改善的参数指标对设计系统的性能影响。