公开(公告)号：CN117153880A

公开(公告)日：2023-12-01

申请号：CN202310555032.7

申请日：2023-05-17

Applicant: 瑞萨电子株式会社

Inventor： 下村彰宏 ,  泽田雅己

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L29/06

Abstract: 本公开涉及一种半导体器件及其制造方法，具体公开了一种具有超结配置的垂直型功率MOSFET的改进结构和制造方法。垂直型功率MOSFET的改进结构及制作方法包括：制备包括n型半导体层SL和半导体层SL上的p型外延层EP的半导体衬底SB的步骤；通过使用具有预定开口宽度的蚀刻掩模，在p型外延层EP中形成沟槽GT的步骤；以及使用具有预定开口宽度的蚀刻掩模，将n型杂质引入到沟槽GT的底部的步骤，由此形成在沟槽GT的底部处并且到达半导体层SL的n型柱NC。

公开(公告)号：CN114784105A

公开(公告)日：2022-07-22

申请号：CN202111587696.9

申请日：2021-12-23

Applicant: 瑞萨电子株式会社

Inventor： 中柴康隆 ,  下村彰宏 ,  泽田雅己

IPC: H01L29/78 ,  H01L29/10 ,  H01L23/495

Abstract: 本公开涉及半导体器件和半导体封装体。根据一个实施例的半导体器件包括：具有第一表面和在第一表面的相对侧上的第二表面的半导体衬底、形成在第一表面上的栅极绝缘膜、经由栅极绝缘膜形成在第一表面上的栅极，形成在半导体衬底的第一表面侧的源极区、形成为与源极区接触并包括沟道区的体区、形成在半导体衬底的第二表面侧的漏极区，以及形成为与体区的第二表面侧和漏极区的第一表面侧接触的漂移区。该半导体衬底具有形成在所述第二表面中且朝向第一表面凹陷的至少一个凹部部分。