公开(公告)号：CN101604691B

公开(公告)日：2011-09-07

申请号：CN200910147423.5

申请日：2009-06-10

Applicant: 瑞萨电子株式会社

Inventor： 森田祐介 ,  土屋龙太 ,  石垣隆士 ,  杉井信之 ,  木村绅一郎

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/823828 ,  H01L21/823864

Abstract: 本发明的目的在于提高具有MIS晶体管的半导体器件的性能。本发明的半导体器件包括：在硅衬底1的主面上沉积半导体层形成的一对源·漏极区域sdn、sdp；覆盖其侧壁的侧壁绝缘膜IS；在平面上被侧壁绝缘膜IS夹着的位置的硅衬底1的主面上，隔着栅极绝缘膜IG配置的栅电极GE；在从栅电极GE的侧方下部开始一直到源·漏极区域sdn、sdp的侧方下部形成的扩散区域exn、exp，其中，源·漏极区域sdn、sdp的侧壁具有正锥状的倾斜，侧壁绝缘膜IS的侧壁中与栅极绝缘膜IG和栅电极GE相邻一方的侧壁具有正锥状的倾斜。