公开(公告)号：CN102054834A

公开(公告)日：2011-05-11

申请号：CN201010521409.X

申请日：2007-12-21

Applicant: 瑞萨电子株式会社

Inventor： 丰岛俊辅 ,  田中一雄 ,  岩渊胜

IPC: H01L27/02 ,  H01L27/04

CPC classification number: H01L27/0251 ,  H01L24/06 ,  H01L2224/05553 ,  H01L2924/12036 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明目的在于提供一种有利于抵抗EM和ESD的半导体集成电路器件。该器件设置有：多个I/O单元；由在上述I/O单元之上的多个互连层形成的电源线；键合焊盘，形成在电源线的上层中并处于与I/O单元对应的位置；以及引出区域，能够将I/O单元电耦合到键合焊盘。上述电源线包括第一电源线和第二电源线，上述I/O单元包括：耦合到第一电源线的第一元件和耦合到第二电源线的第二元件。第一元件设置在第一电源线侧且第二元件设置在第二电源线侧。由于在I/O单元之上的互连层，第一电源线和第二电源线可以允许高电流，由此具有抵抗EM和ESD的鲁棒性。