公开(公告)号：CN105391161A

公开(公告)日：2016-03-09

申请号：CN201510550007.5

申请日：2015-09-01

Applicant: 瑞萨电子株式会社

Inventor： 安川智规 ,  大泉晶 ,  吉田豊彦 ,  时冈良宜

IPC: H02J9/06

CPC classification number: H02J9/061 ,  H02J1/10

Abstract: 公开的发明旨在防止在以备用电源供电的半导体器件的操作过程中，由于噪声所引起的不需要的电源切换而产生的内部电路的误操作，同时消除备用电源的浪费性消耗。使得主电源端子耦连到内部电源节点之后直到备用电源端子从内部电源节点分离的第一切换过渡时间比备用电源端子耦连到内部电源节点之后直到主电源端子从内部电源节点分离的第二切换过渡时间长。

公开(公告)号：CN103080864A

公开(公告)日：2013-05-01

申请号：CN201080068922.6

申请日：2010-09-02

Applicant: 瑞萨电子株式会社

Inventor： 小林聪一 ,  大泉晶 ,  安义彦 ,  野谷宏美

IPC: G05F1/618 ,  G05F1/56

CPC classification number: G06F1/3287 ,  G05F1/56 ,  G06F1/32 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3275 ,  G06F1/3296 ,  G11C5/147 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/172 ,  Y02D50/20

Abstract: 降压部(50)将外部电源电压(Vcc)降压。偏置电流控制电路(41)控制在连接输出节点(N4)与地线(GND)的辅助路径(RT)中流动的偏置电流的大小。系统控制器(SYSC)，在包括中央处理装置(CPU)的负载电路(99)中所消耗的电流量变化相对较大的工作状态变化之前，使偏置电流的大小增加。

公开(公告)号：CN102645947A

公开(公告)日：2012-08-22

申请号：CN201210044224.3

申请日：2012-02-17

Applicant: 瑞萨电子株式会社

Inventor： 木下拓 ,  吉村晋亮 ,  铃木彰 ,  大泉晶 ,  小林聪一

IPC: G05F1/56

CPC classification number: G05F3/02 ,  G05F3/30 ,  G06F1/26

Abstract: 本发明的半导体装置具备电压生成电路、第1开关以及充电电路。电压生成电路具有生成并输出电压、且调整生成的电压的大小的功能。第1开关具有在接通状态时互相导通的第1及第2导通端子，第1导通端子经由第1布线与电压生成电路的输出节点连接。充电电路对与第1开关的第2导通端子连接的第2布线进行充电。

公开(公告)号：CN103080864B

公开(公告)日：2014-09-17

申请号：CN201080068922.6

申请日：2010-09-02

Applicant: 瑞萨电子株式会社

Inventor： 小林聪一 ,  大泉晶 ,  安义彦 ,  野谷宏美

IPC: G05F1/618 ,  G05F1/56

CPC classification number: G06F1/3287 ,  G05F1/56 ,  G06F1/32 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3275 ,  G06F1/3296 ,  G11C5/147 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/172 ,  Y02D50/20

Abstract: 降压部(50)将外部电源电压(Vcc)降压。偏置电流控制电路(41)控制在连接输出节点(N4)与地线(GND)的辅助路径(RT)中流动的偏置电流的大小。系统控制器(SYSC)，在包括中央处理装置(CPU)的负载电路(99)中所消耗的电流量变化相对较大的工作状态变化之前，使偏置电流的大小增加。

公开(公告)号：CN103677189A

公开(公告)日：2014-03-26

申请号：CN201310438120.5

申请日：2013-09-24

Applicant: 瑞萨电子株式会社

Inventor： 时冈良宜 ,  小林聡一 ,  大泉晶

IPC: G06F1/24 ,  G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/24 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/3234 ,  H03K17/223 ,  H03L5/00 ,  Y02D10/172 ,  Y02D50/20

Abstract: 本发明涉及半导体装置，并且提供一种能够减少上电时浪费的待机时间的半导体装置。在该半导体装置中，内部电路的复位如下所述的那样被取消。当存储于存储部中的数据信号处于“0”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较短的时间时变为高电平来取消复位。当数据信号处于“1”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较长的时间时变为高电平来取消复位。因此，可通过将在逻辑上等同于电源电压的上升时间的数据信号写入存储部来减少上电时浪费的待机时间。

公开(公告)号：CN103677189B

公开(公告)日：2018-08-10

申请号：CN201310438120.5

申请日：2013-09-24

Applicant: 瑞萨电子株式会社

Inventor： 时冈良宜 ,  小林聡一 ,  大泉晶

IPC: G06F1/24 ,  G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/24 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/3234 ,  H03K17/223 ,  H03L5/00 ,  Y02D10/172 ,  Y02D50/20

Abstract: 本发明涉及半导体装置，并且提供一种能够减少上电时浪费的待机时间的半导体装置。在该半导体装置中，内部电路的复位如下所述的那样被取消。当存储于存储部中的数据信号处于“0”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较短的时间时变为高电平来取消复位。当数据信号处于“1”时，通过使内部复位信号在上电复位信号的上升沿之后已经过相对较长的时间时变为高电平来取消复位。因此，可通过将在逻辑上等同于电源电压的上升时间的数据信号写入存储部来减少上电时浪费的待机时间。

公开(公告)号：CN102645947B

公开(公告)日：2016-11-23

申请号：CN201210044224.3

申请日：2012-02-17

Applicant: 瑞萨电子株式会社

Inventor： 木下拓 ,  吉村晋亮 ,  铃木彰 ,  大泉晶 ,  小林聪一

IPC: G05F1/56

CPC classification number: G05F3/02 ,  G05F3/30 ,  G06F1/26

Abstract: 本发明的半导体装置具备电压生成电路、第1开关以及充电电路。电压生成电路具有生成并输出电压、且调整生成的电压的大小的功能。第1开关具有在接通状态时互相导通的第1及第2导通端子，第1导通端子经由第1布线与电压生成电路的输出节点连接。充电电路对与第1开关的第2导通端子连接的第2布线进行充电。

公开(公告)号：CN104678839A

公开(公告)日：2015-06-03

申请号：CN201410709784.5

申请日：2014-11-28

Applicant: 瑞萨电子株式会社

Inventor： 早坂庆一 ,  吉田丰彦 ,  大泉晶 ,  时冈良宜

IPC: G05B19/042

CPC classification number: H03K19/0008 ,  G06F1/24 ,  G06F1/30 ,  G05B19/042

Abstract: 本发明涉及一种半导体电路。需要提供一种缩短从开始微控制器的外部电源的点到开始运行逻辑电路的点的时间段的技术。半导体电路的稳定的电压供应电路接受外部电源VCC，并且向VDD线供应引起稳定的输出电压的电源电压和引起不稳定输出电压和快速起动的电源电压之一。在起动时，所述半导体电路接受外部电源。所述半导体电路将电源电压上升以引起稳定的输出电压，并且向逻辑部分初始化电路供应用于快速起动的不稳定电源电压，并且初始化VDD运行电路。当输出电压被稳定时，所述半导体电路改变向所述VDD线供应的电源电压，并且开始运行VDD运行电路。