-
公开(公告)号：CN109144808B
公开(公告)日：2023-08-25
申请号：CN201810634259.X
申请日：2018-06-20
Applicant: 瑞萨电子株式会社
IPC: G06F11/277 , G01R31/317
Abstract: 本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。
-
公开(公告)号：CN110532164A
公开(公告)日：2019-12-03
申请号：CN201910398237.2
申请日：2019-05-14
Applicant: 瑞萨电子株式会社
IPC: G06F11/36
Abstract: 本公开涉及半导体设备和调试方法，以便更加有效地执行使用锁步方法在装置中调试程序。例如，一种半导体装置包括第一处理器核、第二处理器核、第一调试电路、第二调试电路以及能够输出用于停止由第一处理器核和第二处理器核执行程序的错误信号的错误控制电路。第二调试电路相对于第二处理器核执行与第一处理器核不同的关于调试的设置。即使第一处理器核的第一处理结果和第二处理器核的第二处理结果彼此不一致，当基于关于调试的设置，第一处理器核执行程序且第二处理器核停止执行程序时，错误控制电路使错误信号的输出无效。
-
公开(公告)号：CN110532164B
公开(公告)日：2024-01-09
申请号：CN201910398237.2
申请日：2019-05-14
Applicant: 瑞萨电子株式会社
IPC: G06F11/36
Abstract: 本公开涉及半导体设备和调试方法，以便更加有效地执行使用锁步方法在装置中调试程序。例如，一种半导体装置包括第一处理器核、第二处理器核、第一调试电路、第二调试电路以及能够输出用于停止由第一处理器核和第二处理器核执行程序的错误信号的错误控制电路。第二调试电路相对于第二处理器核执行与第一处理器核不同的关于调试的设置。即使第一处理器核的第一处理结果和第二处理器核的第二处理结果彼此不一致，当基于关于调试的设置，第一处理器核执行程序且第二处理器核停止执行程序时，错误控制电路使错误信号的输出无效。
-
公开(公告)号：CN109144808A
公开(公告)日：2019-01-04
申请号：CN201810634259.X
申请日：2018-06-20
Applicant: 瑞萨电子株式会社
IPC: G06F11/277 , G01R31/317
CPC classification number: G06F11/26 , G06F11/2236 , G06F12/0815 , G06F2212/1008 , G06F11/277 , G01R31/31705
Abstract: 本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。
-
-
-
Search Results
4
records
(took 0.016 seconds)
