公开(公告)号：CN109144808B

公开(公告)日：2023-08-25

申请号：CN201810634259.X

申请日：2018-06-20

Applicant: 瑞萨电子株式会社

Inventor： 盐泽健治 ,  中村好秀 ,  李拓也 ,  中台浩 ,  国分彻也 ,  佐佐木宏幸

IPC: G06F11/277 ,  G01R31/317

Abstract: 本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。

公开(公告)号：CN109101388A

公开(公告)日：2018-12-28

申请号：CN201810616367.4

申请日：2018-06-15

Applicant: 瑞萨电子株式会社

Inventor： 中村好秀 ,  塩沢健治 ,  国分彻也 ,  中台浩 ,  李拓也

IPC: G06F11/263 ,  G01R31/26

CPC classification number: G01R31/2644 ,  G01R31/2621 ,  G01R31/27 ,  G01R31/31704 ,  G01R31/31723 ,  G01R31/31724 ,  G06F11/263 ,  G01R31/2601 ,  G01R31/2642

Abstract: 本公开涉及半导体装置和测试半导体装置的方法。半导体装置包括总线、驱动总线的第一总线驱动器和第二总线驱动器以及控制第一总线驱动器和第二总线驱动器的控制电路。控制电路控制第一总线驱动器和第二总线驱动器，使得第一总线驱动器和第二总线驱动器向总线供应彼此不同的逻辑信号。

公开(公告)号：CN109213638A

公开(公告)日：2019-01-15

申请号：CN201810642759.8

申请日：2018-06-21

Applicant: 瑞萨电子株式会社

Inventor： 李拓也 ,  国分彻也 ,  中台浩 ,  盐泽健治 ,  中村好秀

IPC: G06F11/18

Abstract: 本公开涉及半导体装置。根据一个实施例，半导体装置通过使用在正常模式下使用的用户程序作为分析程序并且使具有相同功能的多个外围电路以锁步方式操作来基于用户程序执行处理，在锁步方式下多个外围电路以一致的方式操作，并且所述半导体装置通过确定分别从以锁步方式操作的多个外围电路获得的多个分析信息的匹配或失配来进行外围电路的故障诊断。

公开(公告)号：CN109213638B

公开(公告)日：2023-03-28

申请号：CN201810642759.8

申请日：2018-06-21

Applicant: 瑞萨电子株式会社

Inventor： 李拓也 ,  国分彻也 ,  中台浩 ,  盐泽健治 ,  中村好秀

IPC: G06F11/18

Abstract: 本公开涉及半导体装置。根据一个实施例，半导体装置通过使用在正常模式下使用的用户程序作为分析程序并且使具有相同功能的多个外围电路以锁步方式操作来基于用户程序执行处理，在锁步方式下多个外围电路以一致的方式操作，并且所述半导体装置通过确定分别从以锁步方式操作的多个外围电路获得的多个分析信息的匹配或失配来进行外围电路的故障诊断。

公开(公告)号：CN109144808A

公开(公告)日：2019-01-04

申请号：CN201810634259.X

申请日：2018-06-20

Applicant: 瑞萨电子株式会社

Inventor： 盐泽健治 ,  中村好秀 ,  李拓也 ,  中台浩 ,  国分彻也 ,  佐佐木宏幸

IPC: G06F11/277 ,  G01R31/317

CPC classification number: G06F11/26 ,  G06F11/2236 ,  G06F12/0815 ,  G06F2212/1008 ,  G06F11/277 ,  G01R31/31705

Abstract: 本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。