半导体器件及制造其的方法

    公开(公告)号:CN107546268A

    公开(公告)日:2018-01-05

    申请号:CN201611077777.3

    申请日:2016-11-30

    Abstract: 本发明提供一种半导体器件,包括:n-型层,其设置在n+型碳化硅衬底的第一表面上;第一沟槽,其在n-型层中形成;p型区域,其设置在第一沟槽的两个侧表面上;n+型区域,其设置在第一沟槽的两个侧表面上,并且设置在n-型层和p型区域上;栅极绝缘层,其设置在第一沟槽内侧;栅电极,其设置在栅极绝缘层上;氧化物层,其设置在栅电极上;源电极,其设置在氧化物层和n+区域上;以及漏电极,其设置在n+型碳化硅衬底的第二表面上,其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中,并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

    半导体装置及其制造方法

    公开(公告)号:CN107369713B

    公开(公告)日:2020-11-27

    申请号:CN201710249273.3

    申请日:2017-04-17

    Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括:基板,其包括第1面及相向于第1面的第2面;外延层,其形成在基板的第1面的上方,且具有第1导电型;基极区,其形成在外延层内,且具有与第1导电型不同的第2导电型;源极区,其形成在基极区内,且具有第1导电型;沟道区,其在基极区内,与源极区间隔而成,且具有第1导电型;及阻挡区,其形成在源极区和沟道区之间,且具有第2导电型。根据本发明能够通过阻挡区(Barrier region)来确保半导体装置的运行稳定性。

    半导体装置及其制造方法

    公开(公告)号:CN107369713A

    公开(公告)日:2017-11-21

    申请号:CN201710249273.3

    申请日:2017-04-17

    Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置包括:基板,其包括第1面及相向于第1面的第2面;外延层,其形成在基板的第1面的上方,且具有第1导电型;基极区,其形成在外延层内,且具有与第1导电型不同的第2导电型;源极区,其形成在基极区内,且具有第1导电型;沟道区,其在基极区内,与源极区间隔而成,且具有第1导电型;及阻挡区,其形成在源极区和沟道区之间,且具有第2导电型。根据本发明能够通过阻挡区(Barrier region)来确保半导体装置的运行稳定性。

    半导体器件及制造其的方法

    公开(公告)号:CN107546268B

    公开(公告)日:2021-06-15

    申请号:CN201611077777.3

    申请日:2016-11-30

    Abstract: 本发明提供一种半导体器件,包括:n‑型层,其设置在n+型碳化硅衬底的第一表面上;第一沟槽,其在n‑型层中形成;p型区域,其设置在第一沟槽的两个侧表面上;n+型区域,其设置在第一沟槽的两个侧表面上,并且设置在n‑型层和p型区域上;栅极绝缘层,其设置在第一沟槽内侧;栅电极,其设置在栅极绝缘层上;氧化物层,其设置在栅电极上;源电极,其设置在氧化物层和n+区域上;以及漏电极,其设置在n+型碳化硅衬底的第二表面上,其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中,并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

Patent Agency Ranking