零功率高速配置存储器
    6.
    发明授权

    公开(公告)号:CN1180435C

    公开(公告)日:2004-12-15

    申请号:CN98801983.3

    申请日:1998-11-19

    CPC classification number: G11C7/1039

    Abstract: 一种存储器件(100),包含:用于输出比特数据流的单个数据管脚;用于接收时钟脉冲的时钟管脚;组织为多个N比特数据的的存储器阵列(20),它包含译码器(60,62)用于提供对存储器阵列内存储器位置的访问;在每第N个时钟脉冲时访问存储器位置的装置(32,40,60);并联的检测电路(66),用来检测所访问存储器位置的N个比特;使检测电路在一段足以检测存储器位置N个比特的时间内处于使能状态的装置(64);N比特数据寄存器(42),用来从检测电路接收N个比特,数据寄存器包含在每个时钟脉冲将一个比特移出的装置;将来自检测电路的N个比特加载入数据寄存器以响应将第N个比特移出数据寄存器的装置(36);在加电周期内将数据预先加载入数据寄存器的装置(34,44);因此存储器的数据在将寄存器装置内所包含先前被访问的存储数据的N个比特被移出的同时被访问和检测,存储器访问/检测操作和数据输出操作以流水线方式进行从而使比特流的比特率独立于检测电路的运行速度。

    用于高速高压电路的静电放电电路

    公开(公告)号:CN1066289C

    公开(公告)日:2001-05-23

    申请号:CN95191234.8

    申请日:1995-01-10

    CPC classification number: H03K19/00315 H02H9/046

    Abstract: 一种保护电路,包括用于使在信号节点(30)引入的负ESD脉冲放电的第一可控通道。由信号节点经过第一晶体管(36)的源极和漏极到(Vcc)形成该第一可控通道。通过将该栅极经过电阻(42)和反相器(44)连接到一固定的电压电源的电位(Vcc),使栅极处于软式接地。使正ESD脉冲放电的第二可控通道经过串联的第二(50)和第三(52)晶体管的源极和漏极连接到地。第二晶体管(50)的栅极经过电阻(62)和反相器(66)接地而处于(Vcc)下。第三晶体管(52)经过电阻(64)和反相器(68)接到(Vcc)而处于软式接地。第三晶体管由于超过第三晶体管的阈值电压的正向电压的作用导通,而第二晶体管通过限制施加到第三晶体管上的电压,防止第三晶体管损坏。

    零功率高速配置存储器
    8.
    发明公开

    公开(公告)号:CN1244280A

    公开(公告)日:2000-02-09

    申请号:CN98801983.3

    申请日:1998-11-19

    CPC classification number: G11C7/1039

    Abstract: 一种串行配置存储器件(100),包含一种以流水线方式读取数据和比特流输出的结构。因此器件可以仅仅根据外部时钟频率输出比特流而不受检测放大电路较慢运行速度的限制。提供了高速缓存结构(34,44)使得复位周期内预先加载第一字节从而使得一旦完成复位周期器件就可以立即开始输出比特流。在较佳实施例中,比特流由串行访问的存储器位置组成,开始位置为零。在改进实施例中,比特流可以从存储位置零以外的其它处开始。

    用于高速高压电路的静电放电电路

    公开(公告)号:CN1169799A

    公开(公告)日:1998-01-07

    申请号:CN95191234.8

    申请日:1995-01-10

    CPC classification number: H03K19/00315 H02H9/046

    Abstract: 一种保护电路,包括用于使在信号节点(30)引入的负ESD脉冲放电的第一可控通道。由信号节点经过第一晶体管(36)的源极和漏极到(VCC)形成该第一可控通道。通过将该栅极经过电阻(42)和反相器(44)连接到一固定的电压电源的电位(VCC),使栅极处于软式接地。使正ESD脉冲放电的第二可控通道经过串联的第二(50)和第三(52)晶体管的源极和漏极连接到地。第二晶体管(50)的栅极经过电阻(62)和反相器(66)接地而处于(VCC)下。第三晶体管(52)经过电阻(64)和反相器(68)接到(VCC)而处于软式接地。第三晶体管由于超过第三晶体管的阈值电压的正向电压的作用导通,而第二晶体管通过限制施加到第三晶体管上的电压,防止第三晶体管损坏。假如低电压电路连接到信号节点(30),保护电路可以包括通过第四晶体管(54)的第三可控通道。第四晶体管(54)的栅极通过经过电阻(84)和反相器(84)连接到地而处于高电压下。

    采用高电压检测的击穿保护电路

    公开(公告)号:CN1139997A

    公开(公告)日:1997-01-08

    申请号:CN95191236.4

    申请日:1995-01-10

    Abstract: 一种高电压电路,包括一转换装置(12),用于向一包括串联的控制用p-沟道晶体管(16)和保护用p-沟道晶体管(18)的可控通道提供高电压(Vpp)和低电压(Vcc)的其中之一。利用高电压检测器(32)来测定是Vpp还是Vcc施加到该控制通道上。高电压检测器在使用Vpp运行的过程中,对保护用p-沟道晶体管确定保护状态,在使用Vcc运行的过程中确立非保护状态。当控制用晶体管关断和保护用晶体管处于保护状态时,沿可控通道产生的电压降将使保护用晶体管关断,从而限制加到控制用晶体管上的电压。与第一可控通道串联的第二可控通道包括一固接于Vcc的一个n-沟道晶体管(46),以保护另一个n-沟道晶体管(48)防止产生栅极-辅助连接击穿现象。

Patent Agency Ranking