公开(公告)号：CN112350711A

公开(公告)日：2021-02-09

申请号：CN202010396619.4

申请日：2020-05-12

Applicant: 爱思开海力士有限公司

Inventor： 金圣祐 ,  金宽东 ,  郑仁和

IPC: H03K19/0185

Abstract: 电平移位器包括：第一反相器，其适用于基于第一上拉电压和第一下拉电压来将第一节点的信号反相；第二反相器，其适用于基于第二上拉电压和第二下拉电压来将第一节点的信号反相；以及电容器，其耦接在第一反相器的输出节点与第二反相器的输出节点之间。

公开(公告)号：CN107799492B

公开(公告)日：2020-09-22

申请号：CN201710346939.7

申请日：2017-05-16

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: H01L23/488 ,  H01L25/16

Abstract: 一种半导体装置可以包括封装衬底和多个半导体芯片。其中，封装衬底和半导体芯片可以基于半导体装置的负载值来配置。

公开(公告)号：CN110675899A

公开(公告)日：2020-01-10

申请号：CN201811440621.6

申请日：2018-11-29

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: G11C7/22

Abstract: 本发明公开了一种延迟电路和使用所述延迟电路的半导体系统。所述半导体系统包括第二半导体器件。所述第二半导体器件被配置为接收外部时钟、第一代码信号和第二代码信号以及输入和输出数据。所述第二半导体器件被配置为根据所述第一代码信号和所述第二代码信号的组合来调节延迟量，通过根据被调节的延迟量将所述外部时钟延迟来产生内部时钟，并且同步于所述内部时钟来输入和输出数据。根据在将所述内部时钟延迟所经的路径中所包括的节点的电压电平，调节所述第二半导体器件的用于驱动所述内部时钟的驱动力。

公开(公告)号：CN105553461A

公开(公告)日：2016-05-04

申请号：CN201510520430.0

申请日：2015-08-21

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: H03K19/0175

Abstract: 一种集成电路可以包括：接收器，适用于将外部信号的电压电平与参考电压的电压电平相互比较，并且产生内部信号；调节码发生单元，适用于检测内部信号的占空，并且产生一个或更多个比特的调节码；以及电压调节单元，适用于响应于调节码来调节参考电压的电压电平。

公开(公告)号：CN112350711B

公开(公告)日：2024-07-26

申请号：CN202010396619.4

申请日：2020-05-12

Applicant: 爱思开海力士有限公司

Inventor： 金圣祐 ,  金宽东 ,  郑仁和

IPC: H03K19/0185

Abstract: 电平移位器包括：第一反相器，其适用于基于第一上拉电压和第一下拉电压来将第一节点的信号反相；第二反相器，其适用于基于第二上拉电压和第二下拉电压来将第一节点的信号反相；以及电容器，其耦接在第一反相器的输出节点与第二反相器的输出节点之间。

公开(公告)号：CN107799492A

公开(公告)日：2018-03-13

申请号：CN201710346939.7

申请日：2017-05-16

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: H01L23/488 ,  H01L25/16

Abstract: 一种半导体装置可以包括封装衬底和多个半导体芯片。其中，封装衬底和半导体芯片可以基于半导体装置的负载值来配置。

公开(公告)号：CN103035285A

公开(公告)日：2013-04-10

申请号：CN201210369546.5

申请日：2012-09-28

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: G11C11/4063

CPC classification number: G11C7/02 ,  G11C7/1066 ,  G11C7/1072 ,  G11C11/4076 ,  G11C11/4093

Abstract: 本发明公开了一种半导体存储器件及其操作方法，所述半导体存储器件包括时钟周期反映器，所述时钟周期反映器被配置成将与内部时钟信号的周期信息相对应的时间反映到输入数据信号；数据时钟变换器，所述数据时钟变换器被配置成产生具有与时钟周期反映器的输出信号相对应的相位的同步时钟信号；以及同步输出单元，所述同步输出单元被配置成响应于同步时钟信号而使输入数据信号同步并输出所述输入数据信号。

公开(公告)号：CN110211616B

公开(公告)日：2022-11-15

申请号：CN201811083075.5

申请日：2018-09-17

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: G06F13/00

Abstract: 本发明提供一种半导体器件和包括其的半导体系统。半导体器件包括存储器电路和数据输出电路。存储器电路在第一模式中输出具有第一突发长度的第一内部数据，以及在第二模式中输出第一内部数据和第二内部数据。第一内部数据和第二内部数据之和具有第二突发长度。数据输出电路在第一模式中经由第一输入/输出I/O线输出第一内部数据作为第一输出数据。数据输出电路在第二模式中经由第一I/O线输出第一内部数据作为第一输出数据以及经由第二I/O线输出第二内部数据作为第二输出数据。在第二模式中，数据输出电路根据第一内部数据和第二内部数据的逻辑电平组合来控制内部电流以产生第一输出数据和第二输出数据。

公开(公告)号：CN108958644B

公开(公告)日：2021-05-11

申请号：CN201810156840.5

申请日：2018-02-24

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: G06F3/06 ,  G11C29/40 ,  G11C29/42

Abstract: 一种存储模块包括：存储器件；数据缓冲器，适用于接收从存储器控制器传送来的写入数据以及将读取数据传输给存储器控制器；缓冲器控制信号发生电路，适用于通过使用从存储器控制器传送来的命令来产生用于控制数据缓冲器的缓冲器控制信号；命令延迟电路，适用于在读取操作和写入操作中通过将命令延迟缓冲器控制信号发生电路的延迟量来产生有效命令；数据处理电路，适用于响应于有效命令而处理从数据缓冲器传送来的写入数据并将处理过的写入数据传送给存储器件，以及处理从存储器件传送来的读取数据并将处理过的读取数据传送给数据缓冲器；以及命令缓冲电路，适用于将有效命令传送给存储器件。

公开(公告)号：CN108958644A

公开(公告)日：2018-12-07

申请号：CN201810156840.5

申请日：2018-02-24

Applicant: 爱思开海力士有限公司

Inventor： 金宽东

IPC: G06F3/06 ,  G11C29/40 ,  G11C29/42

CPC classification number: G06F3/0659 ,  G06F3/0611 ,  G06F3/0619 ,  G06F3/0647 ,  G06F3/0656 ,  G06F3/0683 ,  G06F11/1048 ,  G06F11/1068 ,  G11C5/04 ,  G11C7/1057 ,  G11C7/1084 ,  G11C7/222 ,  G11C29/52 ,  G11C2029/0411 ,  G06F3/0607 ,  G06F2003/0691 ,  G11C29/40 ,  G11C29/42

Abstract: 一种存储模块包括：存储器件；数据缓冲器，适用于接收从存储器控制器传送来的写入数据以及将读取数据传输给存储器控制器；缓冲器控制信号发生电路，适用于通过使用从存储器控制器传送来的命令来产生用于控制数据缓冲器的缓冲器控制信号；命令延迟电路，适用于在读取操作和写入操作中通过将命令延迟缓冲器控制信号发生电路的延迟量来产生有效命令；数据处理电路，适用于响应于有效命令而处理从数据缓冲器传送来的写入数据并将处理过的写入数据传送给存储器件，以及处理从存储器件传送来的读取数据并将处理过的读取数据传送给数据缓冲器；以及命令缓冲电路，适用于将有效命令传送给存储器件。