-
公开(公告)号：CN117393444A
公开(公告)日：2024-01-12
申请号：CN202311344095.4
申请日：2023-10-17
Applicant: 湖南大学 , 长沙半导体技术与应用创新研究院
IPC: H01L21/60 , H01L21/768 , H01L23/538 , H01L21/34 , H01L25/07
Abstract: 一种范德华单片三维集成的方法，包括以下步骤：一)范德华电路层的预制备；二)范德华电路层的整体拾取和层压；三)范德华电路层和半导体沟道材料的逐层堆叠。本发明通过在牺牲晶圆上预制备所有的电路模块，避免了电路模块制备过程中的高能过程对半导体沟道材料的损伤。其次，本发明的层压温度在120℃以下，完全避免了上层器件集成对下层器件的损伤，实现了一种低温且无损的全范德华单片三维集成。本发明构筑了多层逻辑器件和逻辑/传感器件的单片三维集成器件。
Search Results
1
records
(took 0.028 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
