-
公开(公告)号：CN112363877B
公开(公告)日：2023-04-21
申请号：CN202011249246.4
申请日：2020-11-10
Applicant: 海光信息技术股份有限公司
Abstract: 本发明实施例提供一种芯片验证方法及平台，所述方法包括：构建待测硬件模块，所述待测硬件模块中耦接的存储结构为虚拟存储模型，所述虚拟存储模型用于存储写入所述待测硬件模块的数据；测试所述待测硬件模块，以基于所述虚拟存储模型中存储的数据，验证所述待测硬件模块的功能。其中，基于所述待测硬件模块中的存储结构为虚拟存储模型，相应的数据写入可以根据实际需求进行设置，而不必耗费大量的时间执行数据的实际写入过程，从而降低了验证待测硬件模块的时间成本和运行成本。
-
公开(公告)号：CN112380013A
公开(公告)日：2021-02-19
申请号：CN202011281727.3
申请日：2020-11-16
Applicant: 海光信息技术股份有限公司
IPC: G06F9/50 , G06F12/0871
Abstract: 本发明实施例公开了一种缓存预载方法、装置、处理器芯片及服务器，其中，缓存预载方法包括：确定处理器中待进行缓存预载的目标缓存；选定目标缓存中的目标组索引；确定目标缓存中可用于存放目标组索引对应的缓存行的资源的总数；根据目标缓存中可用于存放目标组索引对应的缓存行的资源的总数以及预先设置的每种缓存行对应的缓存分配约束条件确定出目标缓存在目标组索引下的缓存状态分布；继续依次确定目标缓存在除目标组索引之外的其他组索引下目标缓存的缓存状态分布，直至确定出在目标缓存的所有组索引下目标缓存的缓存状态分布；将在目标缓存的所有组索引下目标缓存的缓存状态分布加载至目标缓存中，该方法可提高缓存验证的效率。
-
公开(公告)号：CN113486625A
公开(公告)日：2021-10-08
申请号：CN202110723686.7
申请日：2021-06-29
Applicant: 海光信息技术股份有限公司
IPC: G06F30/398
Abstract: 本公开提供一种芯片的验证方法与验证系统，芯片包括多个内核电路组，方法包括：从多个内核电路组中选择第一待测内核电路组；从多个内核电路组中选择至少一个进行模拟，获取内核电路组模型模块；向第一待测内核电路组提供第一激励信号及向内核电路组模型模块提供第二激励信号；基于第一激励信号，获得第一执行结果；基于第二激励信号，获得第二执行结果；根据第一激励信号模拟得到第一期望结果及根据第二激励信号模拟得到第二期望结果；对比第一执行结果与第一期望结果及对比第二执行结果与第二期望结果，用以确定用于第一待测内核电路组和内核电路组模型模块的验证结果。本公开可以加速验证过程，大大减少仿真时间，还可完成更多场景的验证。
-
公开(公告)号：CN113312246A
公开(公告)日：2021-08-27
申请号：CN202110631913.3
申请日：2021-06-07
Applicant: 海光信息技术股份有限公司
IPC: G06F11/34
Abstract: 本申请提供一种验证环境的控制方法、装置、平台、设备和存储介质，该方法包括：获取验证环境中执行模块的运行状态信息；根据所述运行状态信息，判断所述验证环境的运行是否存在故障；当所述验证环境的运行存在故障时，控制所述验证环境的停止运行。本申请可以对验证环境仿真挂死进行快速的报警并停止仿真，从而大大地减少仿真挂死运行时的时间损耗，加快芯片验证的迭代。
-
公开(公告)号：CN112612727A
公开(公告)日：2021-04-06
申请号：CN202011424764.5
申请日：2020-12-08
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0897 , G06F12/128
Abstract: 本发明的实施例公开一种高速缓存行替换方法、装置及电子设备，涉及缓存行管理技术领域，能够避免发生L3优先替换掉在cluster中只有一个副本的缓存行而影响缓存的命中率的问题。所述高速缓存行替换方法，包括：接收二级缓存的牺牲请求；获取三级缓存中与第一缓存行地址对应且具有多个副本的第二缓存行；根据预定选择策略从获取的第二缓存行中选择一个缓存行，作为用于替换第一缓存行的目标缓存行；读取目标缓存行信息，并将第一缓存行数据及状态信息写入到目标缓存行中。本发明能提高缓存的命中率，从而降低了系统延迟。
-
Patent Agency Ranking
公开(公告)号：CN113342583B
公开(公告)日：2022-11-29
申请号：CN202110637807.6
申请日：2021-06-08
Applicant: 海光信息技术股份有限公司
IPC: G06F11/22 , G06F11/26 , G06F11/273
Abstract: 本申请提供一种芯片验证系统、方法、装置、设备和存储介质，该系统包括：多个验证模拟器；多个相连的验证环境，每个所述验证模拟器分别编译运行一个所述验证环境，所述验证环境中包括至少一个验证模块；每个所述验证环境用于例化待测芯片的一个子电路，所述待测芯片包括多个子电路；其中，每个所述验证环境在一个所述验证模拟器上编译运行时，所述验证模块为当前所述验证环境的所述子电路产生激励信号，并采集所述子电路的输出信号，通过检查多个所述子电路的所述输出信号完成对整个所述待测芯片的验证。本申请实现了芯片验证在多核下的并行运行，加快了验证速度，进而缩短了芯片产品的验证周期。
-
公开(公告)号：CN113342583A
公开(公告)日：2021-09-03
申请号：CN202110637807.6
申请日：2021-06-08
Applicant: 海光信息技术股份有限公司
IPC: G06F11/22 , G06F11/26 , G06F11/273
Abstract: 本申请提供一种芯片验证系统、方法、装置、设备和存储介质，该系统包括：多个验证模拟器；多个相连的验证环境，每个所述验证模拟器分别编译运行一个所述验证环境，所述验证环境中包括至少一个验证模块；每个所述验证环境用于例化待测芯片的一个子电路，所述待测芯片包括多个子电路；其中，每个所述验证环境在一个所述验证模拟器上编译运行时，所述验证模块为当前所述验证环境的所述子电路产生激励信号，并采集所述子电路的输出信号，通过检查多个所述子电路的所述输出信号完成对整个所述待测芯片的验证。本申请实现了芯片验证在多核下的并行运行，加快了验证速度，进而缩短了芯片产品的验证周期。
-
公开(公告)号：CN118585413A
公开(公告)日：2024-09-03
申请号：CN202410740814.2
申请日：2024-06-07
Applicant: 海光信息技术股份有限公司
Abstract: 本申请实施例提供了一种内存访问信息记录方法、内存数据分析方法及相关设备，其中，所述内存访问信息记录方法，包括：获取访问请求，访问请求至少包括访问地址信息和访问数据源信息，所述访问数据源信息至少包括发出访问请求的设备的标识信息；根据访问请求，生成待记录数据和与所述待记录数据对应的写命令，待记录数据包括访问请求的访问地址信息和访问数据源信息；基于与待记录数据对应的写命令，以将待记录数据写入内存的预设地址范围；预设地址范围为预设的用于存储所述待记录数据的区域，且，所述预设地址设置有访问权限。本申请实施例通过将所述待记录数据写入内存的预设地址范围，从而实现对内存数据来源的记录。
-
公开(公告)号：CN113312246B
公开(公告)日：2023-04-11
申请号：CN202110631913.3
申请日：2021-06-07
Applicant: 海光信息技术股份有限公司
IPC: G06F11/34
Abstract: 本申请提供一种验证环境的控制方法、装置、平台、设备和存储介质，该方法包括：获取验证环境中执行模块的运行状态信息；根据所述运行状态信息，判断所述验证环境的运行是否存在故障；当所述验证环境的运行存在故障时，控制所述验证环境的停止运行。本申请可以对验证环境仿真挂死进行快速的报警并停止仿真，从而大大地减少仿真挂死运行时的时间损耗，加快芯片验证的迭代。
-
公开(公告)号：CN112380013B
公开(公告)日：2022-07-29
申请号：CN202011281727.3
申请日：2020-11-16
Applicant: 海光信息技术股份有限公司
IPC: G06F9/50 , G06F12/0871
Abstract: 本发明实施例公开了一种缓存预载方法、装置、处理器芯片及服务器，其中，缓存预载方法包括：确定处理器中待进行缓存预载的目标缓存；选定目标缓存中的目标组索引；确定目标缓存中可用于存放目标组索引对应的缓存行的资源的总数；根据目标缓存中可用于存放目标组索引对应的缓存行的资源的总数以及预先设置的每种缓存行对应的缓存分配约束条件确定出目标缓存在目标组索引下的缓存状态分布；继续依次确定目标缓存在除目标组索引之外的其他组索引下目标缓存的缓存状态分布，直至确定出在目标缓存的所有组索引下目标缓存的缓存状态分布；将在目标缓存的所有组索引下目标缓存的缓存状态分布加载至目标缓存中，该方法可提高缓存验证的效率。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.028 seconds)
