-
公开(公告)号：CN118760624A
公开(公告)日：2024-10-11
申请号：CN202410818515.6
申请日：2024-06-24
Applicant: 海光信息技术股份有限公司
Inventor： 李洋
IPC: G06F12/0842 , G06F12/0817 , G06F15/173
Abstract: 本公开的实施例提供了数据处理方法及装置、电子设备和存储介质。该数据处理方法包括：响应于在系统运行过程中收到关闭一致性目录中的目标存储块的关闭请求，关闭一致性目录中的目标存储块；以及使得目标存储块中的目标目录项指向的一个或多个缓存项具有一致性，并且将目标目录项指向的一个或多个缓存项中的数据置为无效。该方法可以在系统启动后根据系统的工作量或负载大小来动态调整芯片的目录大小，从而实现系统功耗的动态管理并且便于进行硅后相关测试。
-
公开(公告)号：CN112363877B
公开(公告)日：2023-04-21
申请号：CN202011249246.4
申请日：2020-11-10
Applicant: 海光信息技术股份有限公司
Abstract: 本发明实施例提供一种芯片验证方法及平台，所述方法包括：构建待测硬件模块，所述待测硬件模块中耦接的存储结构为虚拟存储模型，所述虚拟存储模型用于存储写入所述待测硬件模块的数据；测试所述待测硬件模块，以基于所述虚拟存储模型中存储的数据，验证所述待测硬件模块的功能。其中，基于所述待测硬件模块中的存储结构为虚拟存储模型，相应的数据写入可以根据实际需求进行设置，而不必耗费大量的时间执行数据的实际写入过程，从而降低了验证待测硬件模块的时间成本和运行成本。
-
公开(公告)号：CN116679886A
公开(公告)日：2023-09-01
申请号：CN202310786629.2
申请日：2023-06-29
Applicant: 海光信息技术股份有限公司
IPC: G06F3/06
Abstract: 本公开提供了数据处理方法及装置、电子设备、缓存和存储介质。该数据处理方法包括：响应于针对与多个处理器中的第一处理器对应的第一缓存的第一访问请求，在第一缓存中创建用于第一访问请求所访问的第一数据的第一缓存项；以及在第一缓存项中保存第一数据以及第一数据的一致性目录信息。该方法能够可以通过将本地节点的本地一致性目录信息和本地缓存信息进行统一，从而消除本地目录和本地缓存中存储的信息域的冗余，以提高存储资源利用率。
-
公开(公告)号：CN118760625A
公开(公告)日：2024-10-11
申请号：CN202410819062.9
申请日：2024-06-24
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0842 , G06F12/0817 , G06F15/173
Abstract: 本公开的实施例提供了数据处理方法及装置、电子设备和存储介质。该数据处理方法包括：响应于第一处理器对存储地址为第一地址的第一数据发出的第一数据请求，确定第一缓存中存储有第一数据；响应于确定第一数据为脏数据，将第一数据发送给第一处理器以响应第一数据请求；以及响应于收到从第一处理器返回的确认收到第一数据的响应和第一数据，修改第一地址的一致性数据状态，且将第一数据写入与第一地址对应的第一内存。该方法可以避免目录中出现脏数据共享状态，从而降低数据传输延时。
-
公开(公告)号：CN114218879A
公开(公告)日：2022-03-22
申请号：CN202111519601.X
申请日：2021-12-13
Applicant: 海光信息技术股份有限公司
IPC: G06F30/33 , G06F111/08
Abstract: 本公开提供一种用于验证的寄存器随机方法、系统、设备以及存储介质，该方法包括：根据待验证设备建立多个寄存器模块，多个寄存器模块中的每个包括一个或多个寄存器；设置多个寄存器模块中的每个的配置阶段；获取多个寄存器模块中的每个的配置阶段，得到配置阶段集合；串行地对配置阶段集合中至少一部分的配置阶段进行选择，分别随机至少一部分的配置阶段中的每个当前被选择的配置阶段对应的寄存器模块的寄存器。本公开的寄存器随机方法通过引入有关寄存器的配置阶段的机制，从而实现串行随机，随机效率提升，可以节约硬件资源，解决了随机困难的问题，调试更加容易，可移植性好。
-
Patent Agency Ranking
公开(公告)号：CN113486625A
公开(公告)日：2021-10-08
申请号：CN202110723686.7
申请日：2021-06-29
Applicant: 海光信息技术股份有限公司
IPC: G06F30/398
Abstract: 本公开提供一种芯片的验证方法与验证系统，芯片包括多个内核电路组，方法包括：从多个内核电路组中选择第一待测内核电路组；从多个内核电路组中选择至少一个进行模拟，获取内核电路组模型模块；向第一待测内核电路组提供第一激励信号及向内核电路组模型模块提供第二激励信号；基于第一激励信号，获得第一执行结果；基于第二激励信号，获得第二执行结果；根据第一激励信号模拟得到第一期望结果及根据第二激励信号模拟得到第二期望结果；对比第一执行结果与第一期望结果及对比第二执行结果与第二期望结果，用以确定用于第一待测内核电路组和内核电路组模型模块的验证结果。本公开可以加速验证过程，大大减少仿真时间，还可完成更多场景的验证。
-
公开(公告)号：CN113486625B
公开(公告)日：2022-05-06
申请号：CN202110723686.7
申请日：2021-06-29
Applicant: 海光信息技术股份有限公司
IPC: G06F30/398
Abstract: 本公开提供一种芯片的验证方法与验证系统，芯片包括多个内核电路组，方法包括：从多个内核电路组中选择第一待测内核电路组；从多个内核电路组中选择至少一个进行模拟，获取内核电路组模型模块；向第一待测内核电路组提供第一激励信号及向内核电路组模型模块提供第二激励信号；基于第一激励信号，获得第一执行结果；基于第二激励信号，获得第二执行结果；根据第一激励信号模拟得到第一期望结果及根据第二激励信号模拟得到第二期望结果；对比第一执行结果与第一期望结果及对比第二执行结果与第二期望结果，用以确定用于第一待测内核电路组和内核电路组模型模块的验证结果。本公开可以加速验证过程，大大减少仿真时间，还可完成更多场景的验证。
-
公开(公告)号：CN114153674A
公开(公告)日：2022-03-08
申请号：CN202111460413.4
申请日：2021-12-02
Applicant: 海光信息技术股份有限公司
Abstract: 一种用于处理器电路的验证方法、用于对处理器电路进行验证的验证装置、电子设备和计算机可读存储介质。处理器电路至少包括第一处理器核和第二处理器核，该验证方法包括：根据配置信息配置连接器，使得连接器从可选的多种连接方式中选择目标连接方式以耦接第一处理器核和第二处理器核；生成激励用的测试数据，使用测试数据激励处理器电路，使得第一处理器核和第二处理器核通过连接器以目标连接方式通信，并且输出测试数据的响应结果；以及将响应结果与参考结果比较以用于验证。该验证方法能够根据配置信息灵活地配置第一处理器核和第二处理器核的连接方式，可以应用于多种测试场景，降低了验证难度。
-
公开(公告)号：CN112363877A
公开(公告)日：2021-02-12
申请号：CN202011249246.4
申请日：2020-11-10
Applicant: 海光信息技术股份有限公司
Abstract: 本发明实施例提供一种芯片验证方法及平台，所述方法包括：构建待测硬件模块，所述待测硬件模块中耦接的存储结构为虚拟存储模型，所述虚拟存储模型用于存储写入所述待测硬件模块的数据；测试所述待测硬件模块，以基于所述虚拟存储模型中存储的数据，验证所述待测硬件模块的功能。其中，基于所述待测硬件模块中的存储结构为虚拟存储模型，相应的数据写入可以根据实际需求进行设置，而不必耗费大量的时间执行数据的实际写入过程，从而降低了验证待测硬件模块的时间成本和运行成本。
-
公开(公告)号：CN116126517A
公开(公告)日：2023-05-16
申请号：CN202211593341.5
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: G06F9/50 , G06F16/2455
Abstract: 本申请实施例提供一种访问请求处理方法、多核处理器系统、芯片及电子设备，所述方法应用于家代理，包括：检测返回一致性无效的发送频率；当其高于预设的频率阈值，针对处理器核的数据访问请求的目标地址获取目标数据；目标地址对应的目标缓存行的一致性状态记录在一致性目录的目标条目中；在数据访问请求的应答包中设置携带暂存状态的标识，反馈给处理器核；标识用于处理器核在非末级缓存中的目标缓存行装载目标数据，末级缓存为目标缓存行设置暂存状态，以使非末级缓存剔除目标缓存行时，目标缓存行不经过末级缓存直接写回到内存；获取目标缓存行的写回请求，将目标条目释放。本申请实施例所提供的技术方案，可提升多核处理器系统的性能。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
