公开(公告)号：CN115274488A

公开(公告)日：2022-11-01

申请号：CN202211180073.4

申请日：2022-09-27

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  中国电子科技集团公司第五十五研究所

发明人： 任娜 ,  盛况 ,  钟浩 ,  柏松 ,  黄润华 ,  李士颜

IPC分类号： H01L21/66 ,  H01L21/3065

摘要： 本发明涉及半导体技术领域中的碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法，包括以下步骤：获取在第一刻蚀温度下，碳化硅裸片的第一刻蚀深度变化数据一和碳化硅掩膜层的第二刻蚀深度变化数据一，以及获取在第二刻蚀温度下，碳化硅裸片的第一刻蚀深度变化数据二和碳化硅掩膜层的第二刻蚀深度变化数据二；拟合碳化硅裸片刻蚀深度与刻蚀温度关系，以及拟合碳化硅掩膜层刻蚀深度与刻蚀温度关系；基于碳化硅裸片刻蚀深度与刻蚀温度关系，以及碳化硅掩膜层刻蚀深度与刻蚀温度关系，预测在不同刻蚀温度下，碳化硅裸片与碳化硅掩膜层的刻蚀深度，并计算预测选择比，突破了工作人员在等离子刻蚀工艺调试过程中负荷较高的瓶颈。

公开(公告)号：CN115274488B

公开(公告)日：2023-02-10

申请号：CN202211180073.4

申请日：2022-09-27

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  中国电子科技集团公司第五十五研究所

发明人： 任娜 ,  盛况 ,  钟浩 ,  柏松 ,  黄润华 ,  李士颜

IPC分类号： H01L21/66 ,  H01L21/3065

摘要： 本发明涉及半导体技术领域中的碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法，包括以下步骤：获取在第一刻蚀温度下，碳化硅裸片的第一刻蚀深度变化数据一和碳化硅掩膜层的第二刻蚀深度变化数据一，以及获取在第二刻蚀温度下，碳化硅裸片的第一刻蚀深度变化数据二和碳化硅掩膜层的第二刻蚀深度变化数据二；拟合碳化硅裸片刻蚀深度与刻蚀温度关系，以及拟合碳化硅掩膜层刻蚀深度与刻蚀温度关系；基于碳化硅裸片刻蚀深度与刻蚀温度关系，以及碳化硅掩膜层刻蚀深度与刻蚀温度关系，预测在不同刻蚀温度下，碳化硅裸片与碳化硅掩膜层的刻蚀深度，并计算预测选择比，突破了工作人员在等离子刻蚀工艺调试过程中负荷较高的瓶颈。

公开(公告)号：CN114664649B

公开(公告)日：2022-09-20

申请号：CN202210543899.6

申请日：2022-05-19

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  中国电子科技集团公司第五十五研究所

发明人： 盛况 ,  任娜 ,  钟浩 ,  柏松 ,  黄润华 ,  李士颜

IPC分类号： H01L21/3065 ,  H01L21/033

摘要： 本发明公开了碳化硅高深宽比槽刻蚀工艺优化方法，包括以下步骤：S1、采用镀膜设备镀膜，测量非金属掩膜层膜厚H1、折射率N1；S2、采用加密设备加密，测量其膜厚H2、折射率N2；S3、判断加密工艺有效性；S4、判断S1、S2步骤是否结束；S5、采用光刻工艺制作光刻胶掩膜；S6、采用刻蚀工艺刻蚀非金属掩膜、采用化学腐蚀工艺去除残留光刻胶；S7、采用刻蚀工艺刻蚀碳化硅沟槽；S8、观察碳化硅沟槽刻蚀形貌，计算选择比Selectivity，判定刻蚀完整性。本发明用以解决非金属掩膜作碳化硅刻蚀掩膜刻蚀选择比小于3，碳化硅沟槽线宽损失大的问题。

公开(公告)号：CN114664649A

公开(公告)日：2022-06-24

申请号：CN202210543899.6

申请日：2022-05-19

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  中国电子科技集团公司第五十五研究所

发明人： 盛况 ,  任娜 ,  钟浩 ,  柏松 ,  黄润华 ,  李士颜

IPC分类号： H01L21/3065 ,  H01L21/033

摘要： 本发明公开了碳化硅高深宽比槽刻蚀工艺优化方法，包括以下步骤：S1、采用镀膜设备镀膜，测量非金属掩膜层膜厚H1、折射率N1；S2、采用加密设备加密，测量其膜厚H2、折射率N2；S3、判断加密工艺有效性；S4、判断S1、S2步骤是否结束；S5、采用光刻工艺制作光刻胶掩膜；S6、采用刻蚀工艺刻蚀非金属掩膜、采用化学腐蚀工艺去除残留光刻胶；S7、采用刻蚀工艺刻蚀碳化硅沟槽；S8、观察碳化硅沟槽刻蚀形貌，计算选择比Selectivity，判定刻蚀完整性。本发明用以解决非金属掩膜作碳化硅刻蚀掩膜刻蚀选择比小于3，碳化硅沟槽线宽损失大的问题。

公开(公告)号：CN114649406A

公开(公告)日：2022-06-21

申请号：CN202210537454.7

申请日：2022-05-18

申请人： 浙江大学 ,  中国电子科技集团公司第五十五研究所

发明人： 盛况 ,  王珩宇 ,  任娜 ,  程浩远 ,  柏松 ,  黄润华 ,  李士颜

IPC分类号： H01L29/06

摘要： 本发明涉及多级超级结结构及其自对准制备方法。多级超级结结构包括外延层和多级超级结柱区，多级超级结柱区包括多个单级柱区，多个单级柱区对应多个单级沟槽，多级超级结结构的自对准制备方法包括：生长表面刻蚀掩膜和多次形成沟槽侧壁保护层，并使用所述表面刻蚀掩膜和所述沟槽侧壁保护层进行多次自对准刻蚀，形成多级沟槽。本发明提出的多级超级结结构及其自对准制备方法可以实现对超级结沟槽侧壁倾角的调控，通过形成沟槽侧壁保护层然后多级刻蚀的方式，可以有效减小深沟槽刻蚀时由于侧蚀效应带来的影响，使得超级结深沟槽保持相对较高的垂直度，提升超级结器件的性能。

公开(公告)号：CN115241282B

公开(公告)日：2023-01-10

申请号：CN202211166305.0

申请日：2022-09-23

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  嘉兴斯达半导体股份有限公司

发明人： 盛况 ,  任娜 ,  冉飞荣 ,  沈华 ,  刘志红

IPC分类号： H01L29/417 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体技术领域中的一种SiC MOSFET器件及其制备方法，包括衬底层、外延层、两组以上间隔排列的栅氧结构、第一隔离层、一组以上的第一源极电极层、第二源极电极层和栅极电极层，外延层设置在衬底层的一端面，衬底层的另一端面设置有漏极电极层，栅氧结构设置在外延层远离衬底层的一端面，且每组栅氧结构上设置有第一隔离层，每两组连续的栅氧结构设置为一个单元结构，且仅在每个单元结构内的两组栅氧结构之间设置有注入层和源极层，注入层和源极层内贯穿设置有掺杂层，第一源极电极层设置在外延层远离衬底层的一端面，外延层上还设置有第二隔离层，栅极电极层设置在第二隔离层上，本发明解决了传统SiC MOS管寄生电感较大的问题。

公开(公告)号：CN115295407B

公开(公告)日：2023-07-07

申请号：CN202211196346.4

申请日：2022-09-29

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  嘉兴斯达半导体股份有限公司

发明人： 盛况 ,  王珩宇 ,  任娜 ,  邵泽伟 ,  沈华 ,  刘志红

IPC分类号： H01L21/28 ,  H01L21/02 ,  H01L21/04 ,  H01L29/423

摘要： 本发明涉及半导体技术领域中的一种SiC功率器件的栅氧结构制备方法和栅氧结构，包括以下步骤：在含氮氧化气体环境下，高温氧化SiC衬底层，并制备出钝化SiO2薄膜层；在无氮氧化气体环境下，退火处理钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层；在致密化SiO2薄膜层沉积第一电极层，在SiC衬底层上沉积第二电极层，具有沟道迁移率高和长期栅压作用可靠性高的优点，突破了因氮原子钝化Si、C原子容易引起可靠性下降的瓶颈。

公开(公告)号：CN115295407A

公开(公告)日：2022-11-04

申请号：CN202211196346.4

申请日：2022-09-29

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  嘉兴斯达半导体股份有限公司

发明人： 盛况 ,  王珩宇 ,  任娜 ,  邵泽伟 ,  沈华 ,  刘志红

IPC分类号： H01L21/28 ,  H01L21/02 ,  H01L21/04 ,  H01L29/423

摘要： 本发明涉及半导体技术领域中的一种SiC功率器件的栅氧结构制备方法和栅氧结构，包括以下步骤：在含氮氧化气体环境下，高温氧化SiC衬底层，并制备出钝化SiO2薄膜层；在无氮氧化气体环境下，退火处理钝化SiO2薄膜层，部分钝化SiO2薄膜层生成致密化SiO2薄膜层；在致密化SiO2薄膜层沉积第一电极层，在SiC衬底层上沉积第二电极层，具有沟道迁移率高和长期栅压作用可靠性高的优点，突破了因氮原子钝化Si、C原子容易引起可靠性下降的瓶颈。

公开(公告)号：CN112186031A

公开(公告)日：2021-01-05

申请号：CN202011027085.4

申请日：2020-09-25

申请人： 浙江大学杭州国际科创中心 ,  浙江大学

发明人： 杨树 ,  李彦君 ,  韩绍文 ,  盛况

IPC分类号： H01L29/20 ,  H01L29/06 ,  H01L29/45 ,  H01L29/872 ,  H01L21/321

摘要： 本发明提供了等离子体的处理方法，应用于III‑V族氮化物功率器件的势垒调制的制作或III‑V族氮化物P型欧姆接触的制作，对功率器件的表面进行处理，改变了器件表层半导体材料的原子结构和相应电子结构，钝化了悬挂键和补偿了空位，以及提高了表面或界面质量，降低表面态密度，去除表面自然氧化层，另一方面可以修复氮空位等晶格缺陷。

公开(公告)号：CN115241282A

公开(公告)日：2022-10-25

申请号：CN202211166305.0

申请日：2022-09-23

申请人： 浙江大学杭州国际科创中心 ,  浙江大学 ,  嘉兴斯达半导体股份有限公司

发明人： 盛况 ,  任娜 ,  冉飞荣 ,  沈华 ,  刘志红

IPC分类号： H01L29/417 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体技术领域中的一种SiC MOSFET器件及其制备方法，包括衬底层、外延层、两组以上间隔排列的栅氧结构、第一隔离层、一组以上的第一源极电极层、第二源极电极层和栅极电极层，外延层设置在衬底层的一端面，衬底层的另一端面设置有漏极电极层，栅氧结构设置在外延层远离衬底层的一端面，且每组栅氧结构上设置有第一隔离层，每两组连续的栅氧结构设置为一个单元结构，且仅在每个单元结构内的两组栅氧结构之间设置有注入层和源极层，注入层和源极层内贯穿设置有掺杂层，第一源极电极层设置在外延层远离衬底层的一端面，外延层上还设置有第二隔离层，栅极电极层设置在第二隔离层上，本发明解决了传统SiC MOS管寄生电感较大的问题。