-
公开(公告)号：CN117012809B
公开(公告)日：2023-12-22
申请号：CN202311254886.8
申请日：2023-09-27
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L29/06 , H01L29/20 , H01L29/778 , H01L21/335
摘要： 本发明公开了一种氮化镓基高电子迁移率晶体管外延片及其制备方法、HEMT，所述氮化镓基高电子迁移率晶体管外延片包括衬底，所述衬底上依次设有缓冲层、沟道层、插入层、势垒层、P型帽层；所述P型帽层包括第一子层和第二子层，所述第一子层包括交替生长的MgN层和氮极性P型BInGaN层，所述第二子层包括镓极性的氧掺杂P型GaN层。本发明提供的氮化镓基高电子迁移率晶体管外延片能够提高P型帽层的Mg掺杂浓度，提高空穴浓度。
-
公开(公告)号：CN116741822A
公开(公告)日：2023-09-12
申请号：CN202310664312.1
申请日：2023-06-06
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L29/778 , H01L21/335 , H01L29/06
摘要： 本发明提供高电子迁移率晶体管外延结构及制备方法、HEMT器件，该外延结构包括复合插入层，复合插入层包括依次层叠的第一插入层、第二插入层以及第三插入层，第一插入层由元素掺杂的GaN子层和BAlGaN子层周期性交替生长而成，第二插入层为BAlN层，第三插入层由BAlGaN子层和Si掺杂的GaN子层周期性交替生长而成，其中，第二插入层中的B组分和Al组分大于第一插入层和第三插入层中的，第三插入层中的B组分和Al组分大于第一插入层中的，具体的，复合插入层的引入，可有效解决器件漏电流大、耐击穿电压能力低，二维电子气浓度低的问题，提高了器件的可靠性能，解决了高频、高功率器件输出被限制的问题。
-
公开(公告)号：CN116209338A
公开(公告)日：2023-06-02
申请号：CN202310269929.3
申请日：2023-03-20
申请人： 江西兆驰半导体有限公司
IPC分类号： H10N30/853 , H10N30/076 , H10N30/04
摘要： 本发明提供了一种半导体薄膜及其制备方法，该半导体薄膜的制备方法包括：对附有AlN薄膜层的衬底以预设退火温度进行高温退火；高温退火处理结束后，在所述AlN薄膜层上溅射不同钪含量的铝钪合金靶材，再发生固相反应形成N层叠置的掺钪AlN薄膜子层，其中，N层所述掺钪AlN薄膜子层的钪组分自下而上依次增加，N层叠置的掺钪AlN薄膜子层组合形成掺钪AlN薄膜层。通过本申请，不仅能够有效地降低后续各层氮化铝钪薄膜造成的堆积应力，以降低龟裂密度和位错缺陷度，使得能够生成结晶质量优异、压电性能良好的钪组分高的半导体薄膜，同时该制备操作简单，有利于批量性生产。
-
公开(公告)号：CN115863502A
公开(公告)日：2023-03-28
申请号：CN202310140150.1
申请日：2023-02-21
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED外延片、外延生长方法及LED芯片，通过生长由多个超晶格子层依次层叠而成的P型过渡层，由于超晶格子层为由（AlxGa1‑x）yIn1‑yP层和（AlαGa1‑α）βIn1‑βP层交替生长而成的周期性结构，且x＞α，y＜β，可有效阻断从P型限制层上延伸的位错，降低P型窗口层的位错密度，另外，P型过渡层中的Al组分和In组分随着各超晶格子层的沉积，逐层递减，使得P型过渡层的晶格常数由接近P型限制层的晶格常数逐渐接近P型窗口层的晶格常数，可以有效缓解衬底和P型限制层与P型窗口层的晶格失配，提高P型窗口层的晶体质量。
-
公开(公告)号：CN115498081A
公开(公告)日：2022-12-20
申请号：CN202211207791.6
申请日：2022-09-30
申请人： 江西兆驰半导体有限公司
摘要： 本发明公开了一种发光二极管外延结构及其制备方法、发光二极管，涉及半导体光电器件领域。发光二极管外延结构包括衬底和依次层叠于所述衬底上的成核层、第一覆盖层、第一GaN层、N型GaN层、多量子阱层、P型GaN层和P型接触层；第一覆盖层包括多个间隔排布的第一子单元，相邻第一子单元之间设有裸露至成核层的第一裸露区，第一GaN层覆盖第一裸露区和第一子单元，且位于第一子单元上的第一GaN层的厚度小于位于第一裸露区上的第一GaN层的厚度，以使第一GaN层的上表面齐平；第一覆盖层由氧化硅、氮化硅、氮化钛、铑、铂中的一种或多种制成。实施本发明，可减少位错延伸，提升发光二极管的光效。
-
公开(公告)号：CN115274941A
公开(公告)日：2022-11-01
申请号：CN202210872687.2
申请日：2022-07-21
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种外延片制备方法、外延片以及LED芯片，该制备方法包括提供一衬底主体，在所述衬底主体上沉积可腐蚀牺牲层，并在所述可腐蚀牺牲层远离所述衬底主体一侧键合薄膜顶层以形成复合衬底；在所述薄膜顶层上外延生长氮化物功能层以形成初始外延片；将所述初始外延片置于配置好的腐蚀溶液中，以对所述复合衬底中的所述可腐蚀牺牲层进行腐蚀，进而得到外延片。本发明解决了现有技术中在外延片生长完成后对衬底进行减薄工艺时影响产品良率的问题。
-
公开(公告)号：CN114725256B
公开(公告)日：2022-09-16
申请号：CN202210643147.7
申请日：2022-06-09
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种III族氮化物外延结构及其制备方法，所述III族氮化物外延结构包括：衬底、以及在衬底上依次层叠的缓冲层、位错过滤层及III族氮化物功能层；位错过滤层包括依次层叠的第一子层和第二子层，第一子层为In掺杂III族氮化物层，第二子层为Mg掺杂III族氮化物层。本发明通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸，有效提高外延生长的晶体质量，为外延后续的生长提供晶体质量良好的底层，可以大大提升III族氮化物外延结构整体的晶体质量，解决了现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。
-
公开(公告)号：CN114639760B
公开(公告)日：2022-09-02
申请号：CN202210541077.4
申请日：2022-05-19
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种发光二极管外延片及其制备方法，所述发光二极管外延片包括：衬底，以及在衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层；P型电子阻挡层包括m个超晶格结构子层；超晶格结构子层为由nm个周期性排布的InxGa1‑xN/AlymGa1‑ymN所组成的超晶格结构；沿多量子阱层至所述P型非掺杂GaN层方向上，各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低。本发明解决了现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。
-
公开(公告)号：CN114975704A
公开(公告)日：2022-08-30
申请号：CN202210918847.2
申请日：2022-08-02
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED外延片及制备方法，LED外延片包括多量子阱层，多量子阱层包括交替排布的InGaN量子阱层及含Sc组分量子垒层，含Sc组分量子垒层包括交替排布的第一子层和第二子层，第一子层为GaN层，第二子层为ScAlGaN层。通过依次层叠的GaN层和ScAlGaN层，采用GaN/ScAlGaN的超晶格结构，提高了多量子阱层中对电子的势垒高度，减少了电子的泄漏。ScAlGaN层和GaN层依次层叠，可实现面内晶格常数匹配和无应变材料生长，从而降低器件有源区位错密度，减小位错散射和漏电通道，提升器件的性能及可靠性。
-
公开(公告)号：CN114420807B
公开(公告)日：2022-08-12
申请号：CN202210336307.3
申请日：2022-04-01
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种发光二极管外延片及其制备方法，所述发光二极管外延片包括：衬底，以及在衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层和P型层；多量子阱层包括x个周期性交替排布的混合极性量子阱层和量子垒层；混合极性量子阱层包括y个周期性交替排布的N极性面量子阱层和Ga极性面量子阱层。本发明解决了现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。
-
-
-
-
-
-
-
-
-
搜索结果
102 条记录 (耗时 0.039 秒)
