-
公开(公告)号：CN119203905A
公开(公告)日：2024-12-27
申请号：CN202411288979.7
申请日：2024-09-14
Applicant: 桂林电子科技大学 , 广西产研院时空信息技术研究所有限公司
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398
Abstract: 本发明提供一种数字集成电路后端的Bump模块设计方法，属于集成电路数字芯片后端功耗分析领域。本发明为解决电压降分析时供电点不足导致功耗分析不准确和分析效率的问题而提供一种Bump模块设计流程。所述方法包括：数字后端布局布线数据准备、根据项目指标选择金属层创建电源条线，设置电源条带模式、开孔并连接金属层、创建Bump具体数据信息、选择对应的Bump连接电源线和地线，导出Bump的具体位置信息并标记到AP层、创建Physical Pin并导出def.gz文件。本发明主要应用于数字后端布局布线之后，电压降分析之前，为电压降分析提供供电点，便于后续的RC寄生参数提取，并通过供电点进一步降低动态电压降，操作更加便捷，减少数字集成电路的设计周期，缩短签核时间。
-
公开(公告)号：CN118569196A
公开(公告)日：2024-08-30
申请号：CN202410734275.1
申请日：2024-06-07
Applicant: 桂林电子科技大学
IPC: G06F30/396 , G06F30/392 , G06F30/394 , G06F30/398
Abstract: 本发明属于数字芯片后端时序优化技术领域，具体涉及一种基于早期时钟树综合的时序优化方法，包括以下步骤：S1、常规时钟树综合数据准备；S2、根据S1的数据创建早期时钟树综合约束文件；S3、根据S1的数据自动生成时钟树延迟调整信息；S4、根据S3的延迟调整信息约束执行早期时钟树综合；S5、根据S4中数据创建时钟树综合约束文件；S6、将S5创建的时钟树综合约束文件导入带有早期时钟树信息数据的时钟树综合约束文件完成时钟树综合，然后执行后续布线流程和静态时序分析。本发明可以解决现有的时钟树调整方法效率较低的问题，并提高了芯片设计的自动化程度，使得芯片物理设计达到更好的时序优化结果，具有较好的市场应用前景。
-
公开(公告)号：CN117350229A
公开(公告)日：2024-01-05
申请号：CN202311313082.0
申请日：2023-10-11
Applicant: 桂林电子科技大学 , 南宁桂电电子科技研究院有限公司
IPC: G06F30/392 , G06F30/394 , G06F30/398
Abstract: 本发明涉及数字芯片后端物理设计领域，具体涉及一种基于自由形式摆放的高质量定制布局规划方法，所述方法包括：定制布局规划流程包括自由形式摆放参数设置、供电网设计约束、执行自由形式摆放、自动宏单元对齐执、自动设计规则检查修复脚本、物理单元插入、输出宏单元位置信息DEF文件依次执行，结果质量评估，若结果质量没有达到设计指标则返回自由形式摆放参数设置，读入输出宏单元位置信息DEF文件重新迭代执行，若结果质量达标，进一步通道调整、所述供电网络规划、所述标准单元放置优化、所述后续后端流程依次执行。本发明解决了现阶段自由形式摆放技术出现的设计局限和困难，并提高了芯片设计的自动化程度，芯片物理设计达到更好的结果质量。
-
公开(公告)号：CN218412913U
公开(公告)日：2023-01-31
申请号：CN202222190319.8
申请日：2022-08-19
Applicant: 桂林电子科技大学
Abstract: 本实用新型涉及卫星导航技术领域，具体涉及一种卫星导航接收机，包括硬件配电箱、射频前端隔离模块、浪涌隔离电源模块、主板硬件、前面板和后面板；所述射频前端隔离模块、所述浪涌隔离电源模块和所述主板硬件分别设置于所述硬件配电箱内，所述前面板与所述硬件配电箱固定连接，并位于所述硬件配电箱的一侧，所述后面板与所述硬件配电箱固定连接，并位于远离所述前面板的一侧，本实用新型涉根据电源滤波方案改进了传统接收机的滤波抗干扰设计，硬件集成度高、功耗低、体积小、应用范围广，解决了现有的接收机的体积较大的问题。
-
-
-
Search Results
4
records
(took 0.025 seconds)
