一种电路系统设计加密电路及其加密方法

    公开(公告)号:CN101854243B

    公开(公告)日:2012-12-12

    申请号:CN201010160177.X

    申请日:2010-04-30

    Abstract: 本发明公开了一种电路系统设计加密电路及其加密方法,包括FPGA和CPU,CPU通过地址总线和数据总线与FPGA相连,当系统上电时,FPGA中的配置数据比特流在FPGA和外部存储器之间传送,电路系统设计加密电路还包括一个加密模块,加密模块与FPGA相连,加密模块中含有算法引擎,并存储有相应的密钥,FPGA中也内嵌入算法模块,并含有与加密模块中相匹配的密钥,当系统上电时,FPGA读取来自加密模块的计算结果,将其和FPGA中算法模块的计算结果对比,如果结果匹配,使能用户设计,如果不匹配,则禁用它。本发明通过一种经济可靠的方法实现了对电路的加密设计,从而有效防止了竞争对手的仿制,保护了自身的利益。

    一种列车语音录音检测方法及装置

    公开(公告)号:CN101587709A

    公开(公告)日:2009-11-25

    申请号:CN200910043713.5

    申请日:2009-06-19

    Abstract: 一种列车语音录音检测方法及装置,采用软件方法实现语音的编解码,解码后可直接在常用微机中通用播放器播放,不需任何专用硬件设备;该方法将编码后的数据采用数字压缩储存在FLASH芯片中,再通过USB接口将FLASH芯片中的数据通过转储方式,保存到各种媒体上作永久保留,实现车载语音信号的录音储存。该方法是基于ARM9微处理器,采用经过裁减的Linux内核作为操作系统,通过音频总线与音频芯片进行通信,实现对语音信号的采样、A/D转换、传送;采用自适应多码率语音编码算法对语音进行编解码。编码后的语音存储于板载大容量FLASH芯片中,再采用U盘转储方式,保存到各种媒体上作永久保留。

    应用于铁道机车的语音录音方法及装置

    公开(公告)号:CN1831938A

    公开(公告)日:2006-09-13

    申请号:CN200510136623.2

    申请日:2005-12-27

    Inventor: 唐斌 聂火勇

    Abstract: 应用于铁道机车的语音录音方法及装置,包括对整个系统监控管理以及对语音数据流进行存储的ARM主控模块,对电台输入的音频信号进行差分放大与自动增益控制的FPGA逻辑缓冲器、AD/DA转换电路,对语音信号编码/解码的DSP语音编码/解码运算控制器,在ARM主控模块控制下以文件形式存储语音文件的NAND FLASH存储电路和对外实现数据通信的数据通信模块;电台的语音信号在FPGA逻辑缓冲器内部逻辑控制单元的控制下进行模数转换,其输出端与DSP语音编码/解码运算控制器的对应端口相连,DSP的数据端口与FPGA的内部双口RAM进行数据交换、缓冲后通过ARM主控模块的控制将音频数据以语音文件形式存储进所述NAND FLASH存储电路。它可以实现车机联控进行录音、语音检索、回放。

    司法记录器数据存储结构、管理系统及管理方法

    公开(公告)号:CN105426313A

    公开(公告)日:2016-03-23

    申请号:CN201410463338.0

    申请日:2014-09-12

    Abstract: 本发明公开了一种司法记录器数据存储结构,管理系统及管理方法,司法记录器数据存储在数据存储器中,数据存储器包括若干个逻辑块,逻辑块被用作文件数据管理区或文件数据区,文件数据管理区用于对文件的数据进行管理,文件数据区用于存储文件的数据。文件数据管理区进一步包括:用于表征文件数据管理区写入序号的管理区序号,包括固定个数目录项的文件目录区,用于表征所有逻辑块的分配状态的逻辑块分配表,用于检查上述A、B和C部分数据是否正确的第一数据校验区。本发明既能够方便数据的分类存储和管理,又可以保证文件管理数据和文件内容的完整性,可满足大容量、高可靠性司法记录器的数据记录要求。

    一种NAND闪存控制器及其控制方法

    公开(公告)号:CN102122271A

    公开(公告)日:2011-07-13

    申请号:CN201110048659.0

    申请日:2011-03-01

    Abstract: 本发明公开了一种NAND闪存控制器及其控制方法,处理器总线接口时序发生器与处理器相连,接收处理器信息,对NAND闪存控制器中的寄存器进行初始化控制;命令锁存寄存器选择闪存芯片中的命令寄存器;地址寄存器选择闪存芯片中的地址寄存器;片选寄存器选择闪存芯片的工作或待机模式;读/写寄存器向闪存芯片中的寄存器写入命令/地址/数据信息;地址/数据寄存器为处理器和闪存芯片的数据/地址交换进行缓冲;忙状态寄存器指示闪存芯片当前工作状态;NAND闪存接口时序发生器实时检测NAND闪存控制器中寄存器的状态,向闪存芯片输出时序波形。本发明技术方案提高了时序的精确性和实时性、降低了CPU负荷,提高了可靠性。

    一种NAND闪存控制器及其控制方法

    公开(公告)号:CN102122271B

    公开(公告)日:2012-12-26

    申请号:CN201110048659.0

    申请日:2011-03-01

    Abstract: 本发明公开了一种NAND闪存控制器及其控制方法,处理器总线接口时序发生器与处理器相连,接收处理器信息,对NAND闪存控制器中的寄存器进行初始化控制;命令锁存寄存器选择闪存芯片中的命令寄存器;地址寄存器选择闪存芯片中的地址寄存器;片选寄存器选择闪存芯片的工作或待机模式;读/写寄存器向闪存芯片中的寄存器写入命令/地址/数据信息;地址/数据寄存器为处理器和闪存芯片的数据/地址交换进行缓冲;忙状态寄存器指示闪存芯片当前工作状态;NAND闪存接口时序发生器实时检测NAND闪存控制器中寄存器的状态,向闪存芯片输出时序波形。本发明技术方案提高了时序的精确性和实时性、降低了CPU负荷,提高了可靠性。

    一种电路系统设计加密电路及其加密方法

    公开(公告)号:CN101854243A

    公开(公告)日:2010-10-06

    申请号:CN201010160177.X

    申请日:2010-04-30

    Abstract: 本发明公开了一种电路系统设计加密电路及其加密方法,包括FPGA和CPU,CPU通过地址总线和数据总线与FPGA相连,当系统上电时,FPGA中的配置数据比特流在FPGA和外部存储器之间传送,电路系统设计加密电路还包括一个加密模块,加密模块与FPGA相连,加密模块中含有算法引擎,并存储有相应的密钥,FPGA中也内嵌入算法模块,并含有与加密模块中相匹配的密钥,当系统上电时,FPGA读取来自加密模块的计算结果,将其和FPGA中算法模块的计算结果对比,如果结果匹配,使能用户设计,如果不匹配,则禁用它。本发明通过一种经济可靠的方法实现了对电路的加密设计,从而有效防止了竞争对手的仿制,保护了自身的利益。

    一种人机交互单元设备
    10.
    发明公开

    公开(公告)号:CN101853051A

    公开(公告)日:2010-10-06

    申请号:CN201010160166.1

    申请日:2010-04-30

    Abstract: 本发明公开了一种人机交互单元设备,包括中央处理器、中央处理器最小系统模块、存储模块、显示模块、MVB总线接口电路,中央处理器最小系统模块包括电源模块、时钟模块、复位模块和JTAG/COP接口电路,中央处理器与存储模块,中央处理器最小系统模块相连,中央处理器通过外部总线扩展MVB总线接口电路,通过MVB总线与车辆中央控制单元进行通信,显示模块包括图形显示控制器,中央处理器通过图形显示控制器与显示器相连,中央处理器采用飞思卡尔公司的工业级处理器。通过应用本发明描述的设备,有效降低了CPU功耗和系统发热,使人机交互单元设备系统稳定性提高,CPU运算能力大幅提高,产品生命周期也有所增长。

Patent Agency Ranking