公开(公告)号：CN1722433A

公开(公告)日：2006-01-18

申请号：CN200510088422.X

申请日：1999-07-08

Applicant: 株式会社日立制作所 ,  日立东京电子株式会社

Inventor： 藤原刚 ,  一濑胜彦 ,  大桥直史 ,  牛山雅弘 ,  齐藤哲夫

IPC: H01L27/00 ,  H01L23/52

Abstract: 本发明的目的是提供一种高性能和高可靠性的半导体器件。用于自对准的氮化硅膜17，形成此膜以覆盖MISFET的栅极，以下述方式形成：利用含有单硅烷和氮气的原料气、通过等离子CVD、在400摄氏度或更高的衬底温度下形成。构成钝化膜的氮化硅膜44是利用含有单硅烷、氨气和氮气的原料气、通过等离子CVD、在约350摄氏度的衬底温度下形成的。包含在氮化硅膜17中的氢气含量小于在氮化硅膜44中的含量，可以抑制从氮化硅膜17释放氢气。

公开(公告)号：CN1220257C

公开(公告)日：2005-09-21

申请号：CN99816381.3

申请日：1999-07-08

Applicant: 株式会社日立制作所 ,  日立东京电子株式会社

Inventor： 藤原刚 ,  一濑胜彦 ,  大桥直史 ,  牛山雅弘 ,  齐藤哲夫

IPC: H01L21/768 ,  H01L21/318

CPC classification number: H01L21/76834 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/3185 ,  H01L21/76816 ,  H01L21/76828 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823828 ,  H01L21/823871 ,  H01L24/11 ,  H01L27/0629 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10888 ,  H01L27/10894 ,  H01L28/24 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种高性能和高可靠性的半导体器件及其制造方法。用于自对准的氮化硅膜17，形成此膜以覆盖MISFET的栅极，以下述方式形成：利用含有单硅烷和氮气的原料气、通过等离子CVD、在400摄氏度或更高的衬底温度下形成。构成钝化膜的氮化硅膜44是利用含有单硅烷、氨气和氮气的原料气、通过等离子CVD、在约350摄氏度的衬底温度下形成的。包含在氮化硅膜17中的氢气含量小于在氮化硅膜44中的含量，可以抑制从氮化硅膜17释放氢气。

公开(公告)号：CN1338114A

公开(公告)日：2002-02-27

申请号：CN99816381.3

申请日：1999-07-08

Applicant: 株式会社日立制作所 ,  日立东京电子株式会社

Inventor： 藤原刚 ,  一濑胜彦 ,  大桥直史 ,  牛山雅弘 ,  齐藤哲夫

IPC: H01L21/768 ,  H01L21/318

CPC classification number: H01L21/76834 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/3185 ,  H01L21/76816 ,  H01L21/76828 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823828 ,  H01L21/823871 ,  H01L24/11 ,  H01L27/0629 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10888 ,  H01L27/10894 ,  H01L28/24 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05166 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明的目的是提供一种高性能和高可靠性的半导体器件。用于自对准的氮化硅膜17,形成此膜以覆盖MISFET的栅极,以下述方式形成:利用含有单硅烷和氮气的原料气、通过等离子CVD、在400摄氏度或更高的衬底温度下形成。构成钝化膜的氮化硅膜44是利用含有单硅烷、氨气和氮气的原料气、通过等离子CVD、在约350摄氏度的衬底温度下形成的。包含在氮化硅膜17中的氢气含量小于在氮化硅膜44中的含量,可以抑制从氮化硅膜17释放氢气。