公开(公告)号：CN1619772A

公开(公告)日：2005-05-25

申请号：CN200410100105.0

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L21/00 ,  H01L21/336 ,  H01L21/8234 ,  G02F1/133

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明涉及一种制造半导体器件的方法，包括以下步骤：在一个衬底上形成第一半导体岛区和第二半导体岛区；在第一和第二半导体岛区上形成栅绝缘膜；在第一半导体岛区之上形成第一和第二栅电极，在第二半导体岛区之上形成第三栅电极，所述第一、第二和第三栅电极都包括第一导电膜和第二导电膜；使用上述第一、第二以及第三栅电极作为掩膜，向上述第一和第二半导体岛区掺入第一杂质元素；使用分别覆盖上述第一和第二栅电极的第一和第二光刻胶掩膜和上述第三栅电极作为掩膜，向上述第一和第二半导体岛区掺入第二杂质元素；和在上述第一和第二栅电极以及第三栅电极上形成一个绝缘膜。

公开(公告)号：CN101202300B

公开(公告)日：2010-06-23

申请号：CN200810003150.2

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L27/32

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明涉及半导体器件及其制造方法。本发明特征在于，在通过使用催化元素经过阻挡层获得的结晶半导体膜上，形成含稀有气体元素的半导体膜，并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且，在第一n-沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n-沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p-沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

公开(公告)号：CN1366341A

公开(公告)日：2002-08-28

申请号：CN02105264.6

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/00

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明特征在于,在通过使用催化元素经过阻挡层获得的结晶半导体膜上,形成含稀有气体元素的半导体膜,并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且,在第一n－沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n－沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p－沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

公开(公告)号：CN101202300A

公开(公告)日：2008-06-18

申请号：CN200810003150.2

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L27/32

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明涉及半导体器件及其制造方法。本发明特征在于，在通过使用催化元素经过阻挡层获得的结晶半导体膜上，形成含稀有气体元素的半导体膜，并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且，在第一n－沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n－沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p－沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

公开(公告)号：CN100373620C

公开(公告)日：2008-03-05

申请号：CN02105264.6

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥纯一 ,  高山彻

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/00

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明特征在于，在通过使用催化元素经过阻挡层获得的结晶半导体膜上，形成含稀有气体元素的半导体膜，并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且，在第一n-沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n-沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p-沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

公开(公告)号：CN1320599C

公开(公告)日：2007-06-06

申请号：CN200410100105.0

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L21/00 ,  H01L21/336 ,  H01L21/8234 ,  G02F1/133

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明涉及一种制造半导体器件的方法，包括以下步骤：在一个衬底上形成第一半导体岛区和第二半导体岛区；在第一和第二半导体岛区上形成栅绝缘膜；在第一半导体岛区之上形成第一和第二栅电极，在第二半导体岛区之上形成第三栅电极，所述第一、第二和第三栅电极都包括第一导电膜和第二导电膜；使用上述第一、第二以及第三栅电极作为掩膜，向上述第一和第二半导体岛区掺入第一杂质元素；使用分别覆盖上述第一和第二栅电极的第一和第二光刻胶掩膜和上述第三栅电极作为掩膜，向上述第一和第二半导体岛区掺入第二杂质元素；和在上述第一和第二栅电极以及第三栅电极上形成一个绝缘膜。