公开(公告)号：CN103885892A

公开(公告)日：2014-06-25

申请号：CN201310208522.6

申请日：2013-05-30

Applicant: 株式会社东芝

Inventor： 宫本新 ,  矢尾浩 ,  中西悠 ,  岩井大典 ,  武田奈穗美 ,  渡边大毅

IPC: G06F12/08

CPC classification number: G06F13/1668 ,  G06F12/0246 ,  G06F12/0868

Abstract: 本发明提供能够尽可能高速地进行地址解析的存储器控制器。根据本发明的一个实施方式，存储器控制器具备第1接口、第2接口、缓存部、翻译部、访问部、锁定部。上述第1接口接收锁定请求及指定逻辑地址的访问请求的输入。上述第2接口连接于非易失性存储器。上述缓存部缓存上述逻辑地址与上述非易失性存储器的物理地址的对应信息。上述翻译部通过参照上述缓存部，将上述访问请求所指定的逻辑地址翻译为上述物理地址。上述访问部对上述翻译后的物理地址所表示的位置进行与上述访问请求相应的访问。上述锁定部禁止上述缓存部所具备的缓存行的重填。

公开(公告)号：CN1941915A

公开(公告)日：2007-04-04

申请号：CN200610088761.2

申请日：2006-06-05

Applicant: 株式会社东芝

Inventor： 武田奈穗美 ,  中条健 ,  松村淳

IPC: H04N7/50 ,  H04N7/26

CPC classification number: H04N19/577 ,  H04N19/107 ,  H04N19/115 ,  H04N19/126 ,  H04N19/149 ,  H04N19/152 ,  H04N19/159 ,  H04N19/172 ,  H04N19/174 ,  H04N19/176 ,  H04N19/177 ,  H04N19/179 ,  H04N19/196 ,  H04N19/197 ,  H04N19/61

Abstract: 本发明涉及视频编码方法及装置。视频编码方法包括使用第一量化参数对视频图像中包含的n个图像进行编码，计算表示每个图像类型的编码比特数的第一编码比特数信息，用从第一编码比特数信息中计算出来的每个图像的平均第一编码比特数乘以设置的帧速率以获得第一比特率，使用第二量化参数对n个图像进行编码，计算表示每个图像类型的编码比特数的第二编码比特数信息，用从第一编码比特数信息中计算出来的每个图像的平均第二编码比特数乘以设置的帧速率以获得第二比特率，使用第一比特率、第一量化参数、第二比特率、第二量化参数和目标比特率来计算第三量化参数，并使用第三量化参数作为初始值来执行速率控制。

公开(公告)号：CN104641418A

公开(公告)日：2015-05-20

申请号：CN201380033765.9

申请日：2013-08-19

Applicant: 株式会社东芝

Inventor： 佐藤学 ,  渡边大毅 ,  助川博 ,  原德正 ,  矢尾浩 ,  武田奈穗美 ,  柴田升 ,  清水孝洋

IPC: G11C16/06 ,  G11C16/02 ,  G11C16/04

CPC classification number: G11C16/26 ,  G11C8/08 ,  G11C11/56 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  H01L27/11556 ,  H01L27/11582

Abstract: 存储系统具备存储设备以及控制所述存储设备的控制器，所述存储设备具备：能够进行数据的改写的多个存储单元；连接于多个存储单元的多条字线；具备连接于同一字线的多个存储单元的页；具备多个页的平面；具备多个平面的存储单元阵列；对多条字线施加电压的多个字线驱动器；按每个平面设置、对每条字线分配字线驱动器的多个开关。