公开(公告)号：CN101013602B

公开(公告)日：2010-10-13

申请号：CN200710006984.4

申请日：2007-01-31

Applicant: 株式会社东芝

Inventor： 杉浦义久 ,  井上敦史

IPC: G11C29/12 ,  G11C29/18

CPC classification number: G11C29/16 ,  G11C16/04 ,  G11C29/40 ,  G11C2029/0405 ,  G11C2029/3602

Abstract: 公开了一种半导体存储装置，具备：具有多个存储单元的存储单元阵列；把包含“0”和“1”的测试模式数据在多个存储单元中按照每页写入、对多个存储单元进行测试的BIST电路；保持从多个存储单元中按照每页读出的多个数据的读出放大器；一并检测保持在读出放大器中的多个数据，把检测结果输出到上述BIST电路的检测电路。

公开(公告)号：CN101013602A

公开(公告)日：2007-08-08

申请号：CN200710006984.4

申请日：2007-01-31

Applicant: 株式会社东芝

Inventor： 杉浦义久 ,  井上敦史

IPC: G11C29/12 ,  G11C29/18

CPC classification number: G11C29/16 ,  G11C16/04 ,  G11C29/40 ,  G11C2029/0405 ,  G11C2029/3602

Abstract: 公开了一种半导体存储装置，具备：具有多个存储单元的存储单元阵列；把包含“0”和“1”的测试模式数据在多个存储单元中按照每页写入、对多个存储单元进行测试的BIST电路；保持从多个存储单元中按照每页读出的多个数据的读出放大器；一并检测保持在读出放大器中的多个数据，把检测结果输出到上述BIST电路的检测电路。

公开(公告)号：CN1124618C

公开(公告)日：2003-10-15

申请号：CN00108883.1

申请日：2000-03-31

Applicant: 株式会社东芝

Inventor： 山村俊雄 ,  杉浦义久 ,  金泽一久 ,  作井康司 ,  中村宽

IPC: G11C16/14 ,  G11C11/34

CPC classification number: G11C16/3445 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/344

Abstract: 存储单元阵列被分成左单元阵列1L和右单元阵列1R。各单元阵列包括多个存储块。数据擦除是由擦除控制电路8根据输入指令寄存器4的擦除指令标记和输入地址寄存器5的地址顺序控制的。对于左、右单元阵列1L和1R的选择存储块进行批量擦除。在数据擦除之后，同时对左、右单元阵列1L和1R并行地检索擦除存储块，进行验证操作。由此，在数据擦除之后为验证操作进行的检索选择存储块所需的时间缩短了，这样进行整个数据擦除的时间就缩短了。

公开(公告)号：CN1270394A

公开(公告)日：2000-10-18

申请号：CN00108883.1

申请日：2000-03-31

Applicant: 株式会社东芝

Inventor： 山村俊雄 ,  杉浦义久 ,  金泽一久 ,  作井康司 ,  中村宽

IPC: G11C16/14 ,  G11C11/34

CPC classification number: G11C16/3445 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/344

Abstract: 存储单元阵列被分成左单元阵列1L和右单元阵列1R。各单元阵列包括多个存储块。数据擦除是由擦除控制电路8根据输入指令寄存器4的擦除指令标记和输入地址寄存器5的地址顺序控制的。对于左、右单元阵列1L和1R的选择存储块进行批量擦除。在数据擦除之后,同时对左、右单元阵列1L和1R并行地检索擦除存储块,进行验证操作。由此,在数据擦除之后为验证操作进行的检索选择存储块所需的时间缩短了,这样进行整个数据擦除的时间就缩短了。