公开(公告)号：CN108122578A

公开(公告)日：2018-06-05

申请号：CN201710795256.X

申请日：2017-09-06

Applicant: 株式会社东芝

Inventor： 何英豪 ,  安田心一

IPC: G11C13/00

CPC classification number: G11C13/0069 ,  G11C16/3427 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/1253 ,  H01L45/146

Abstract: 本实施方式的半导体集成电路具备：控制电路；多个第1电流限制电路，基于来自控制电路的指令，将流到对应的第1配线的最大电流限制为第1电流值、比第1电流值大的第2电流值、及比第1电流值小的第3电流值中的一个值以下；多个第2电流限制电路，基于来自控制电路的指令，将流到对应的第2配线中的最大电流限制为第1～第3电流值中的一个值以下；控制电路当将被选择的电阻变化元件从第2电阻状态向第1电阻状态编程时，将流过被选择的第1配线的电流限制为第1电流值以下，将流过没有被选择的第1配线的电流限制为第3电流值以下，将流过被选择的第2配线的电流限制为第1电流值以下，将流过没有被选择的第2配线的电流限制为第3电流值以下。

公开(公告)号：CN101166022A

公开(公告)日：2008-04-23

申请号：CN200710194493.7

申请日：2007-09-27

Applicant: 株式会社东芝

Inventor： 安田心一 ,  安部惠子

IPC: H03K3/012 ,  H03K3/037

CPC classification number: H03K3/0375

Abstract: 本发明能够通过尽可能小地增大面积来实现纠错功能。本发明是一种触发器电路，包括：触发器，根据第1时钟信号的上升沿或下降沿中的一个边沿，进行动作；判定电路，比较触发器的输入和输出，对不同场合输出请求信号；以及控制电路，接收来自外部的第2时钟信号，产生上述第1时钟信号及确认信号。当从判定电路送来请求信号时，如果触发器进行动作之后，控制电路则使第1时钟信号反转，并且将确认信号发送到上述判定电路，在判定电路中解除请求信号。

公开(公告)号：CN1801392A

公开(公告)日：2006-07-12

申请号：CN200510119461.1

申请日：2005-11-10

Applicant: 株式会社东芝

Inventor： 安田心一

IPC: G11C11/34 ,  H01L27/10

CPC classification number: G11C11/16

Abstract: 提供一种半导体存储元件和半导体存储器件。该半导体存储元件将数据作为电阻值的差来存储。上述存储元件包含MIS晶体管、二端可变电阻元件以及固定电阻元件。MIS晶体管具有栅。二端可变电阻元件连接在MIS晶体管的栅和第一电源端之间。可变电阻元件的电阻值根据在该可变电阻元件中流动的电流量或者该电流流动的方向改变，即使停止通电也会保持变化后的电阻值。固定电阻元件连接在MIS晶体管的栅和第二电源端之间。

公开(公告)号：CN108574485A

公开(公告)日：2018-09-25

申请号：CN201710810739.2

申请日：2017-09-11

Applicant: 株式会社东芝

Inventor： 松本麻里 ,  安田心一

IPC: H03K19/177

Abstract: 一种集成电路，具备：第1配线及第2配线；存储元件，具有连接于第1配线的第1端子及连接于第2配线的第2端子，电阻能够变化为高电阻状态和低电阻状态；第1晶体管，源极及漏极中的一方连接于第1配线的一端，具有高介电金属栅；第1电路，向第1端子与第2端子之间施加第1写入电压，使存储元件的电阻从高电阻状态变化为低电阻状态；第2电路，读取存储元件的电阻，将读取出的电阻值与规定值进行比较；第3电路，在读取出的电阻值比规定值大的情况下，将第1晶体管的阈值电压降低；第4电路，在阈值电压降低之后，将第1写入电压以上的第2写入电压施加到第1端子与第2端子之间；以及第5电路，使第1晶体管的阈值电压上升。

公开(公告)号：CN100524512C

公开(公告)日：2009-08-05

申请号：CN200510119461.1

申请日：2005-11-10

Applicant: 株式会社东芝

Inventor： 安田心一

IPC: G11C11/34 ,  H01L27/10

CPC classification number: G11C11/16

Abstract: 提供一种半导体存储元件和半导体存储器件，可以在低电压下工作，且无需大的外围电路，从而提高了集成度。该半导体存储元件将数据作为电阻值的差来存储。上述存储元件包含MIS晶体管、二端可变电阻元件以及固定电阻元件。MIS晶体管具有栅。二端可变电阻元件连接在MIS晶体管的栅和第一电源端之间。可变电阻元件的电阻值根据在该可变电阻元件中流动的电流量或者该电流流动的方向改变，即使停止通电也会保持变化后的电阻值。固定电阻元件连接在MIS晶体管的栅和第二电源端之间。

公开(公告)号：CN1489037A

公开(公告)日：2004-04-14

申请号：CN03155423.7

申请日：2003-09-05

Applicant: 株式会社东芝

Inventor： 安田心一 ,  藤田忍

IPC: G06F7/58

CPC classification number: G06F7/588

Abstract: 一个随机数生成器，包括一个计数器电路，被配置为通过一个时钟输入端向其输入一个时钟信号，以及通过一个计数启用端向其输入一个随机信号，并且被配置为提供一个关于随机信号的跃迁的时钟信号计数值；还包括一个第一闩锁电路，被配置为锁住关于随机信号跃迁的计数值，并被配置为提供一个第一随机数信号。