公开(公告)号：CN100550392C

公开(公告)日：2009-10-14

申请号：CN200710088470.8

申请日：2007-03-27

Applicant: 株式会社东芝

Inventor： 鬼头杰 ,  青地英明 ,  胜又龙太 ,  仁田山晃宽 ,  木藤大 ,  田中启安 ,  福住嘉晃 ,  松岡泰之 ,  佐藤充

IPC: H01L27/115 ,  H01L23/522 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提出了一种具有新结构所述的非易失性半导体存储器件，其中存储单元以三维状态层叠，从而可以减小芯片面积。本发明的非易失性半导体存储器件是具有多个存储串的非易失性半导体存储器件，其中多个电可编程存储单元串联连接。该存储串包括柱状半导体；形成在该柱状半导体周围的第一绝缘膜；形成在该第一绝缘膜周围的电荷存储层；形成在该电荷存储层周围的第二绝缘膜；以及形成在该第二绝缘膜周围的第一至第n电极(n是不小于2的自然数)。其中该存储串的第一至第n电极以及其它存储串的第一至第n电极分别形成以二维状态伸展的第一至第n导体层。

公开(公告)号：CN101055875A

公开(公告)日：2007-10-17

申请号：CN200710088470.8

申请日：2007-03-27

Applicant: 株式会社东芝

Inventor： 鬼头杰 ,  青地英明 ,  胜又龙太 ,  仁田山晃宽 ,  木藤大 ,  田中启安 ,  福住嘉晃 ,  松岡泰之 ,  佐藤充

IPC: H01L27/115 ,  H01L23/522 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L27/11582 ,  G11C16/0483 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提出了一种具有新结构所述的非易失性半导体存储器件，其中存储单元以三维状态层叠，从而可以减小芯片面积。本发明的非易失性半导体存储器件是具有多个存储串的非易失性半导体存储器件，其中多个电可编程存储单元串联连接。该存储串包括柱状半导体；形成在该柱状半导体周围的第一绝缘膜；形成在该第一绝缘膜周围的电荷存储层；形成在该电荷存储层周围的第二绝缘膜；以及形成在该第二绝缘膜周围的第一至第n电极(n是不小于2的自然数)。其中该存储串的第一至第n电极以及其它存储串的第一至第n电极分别形成以二维状态伸展的第一至第n导体层。