-
公开(公告)号：CN100499171C
公开(公告)日：2009-06-10
申请号：CN200510132970.8
申请日：2005-12-29
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L27/105 , H01L21/336 , H01L21/28 , H01L21/8239
CPC classification number: H01L27/115 , H01L27/11521
Abstract: 一种半导体存储器件的制造方法，包括：在半导体衬底的上方形成浮置栅极电极的工序；在上述浮置栅极电极的上方形成电极间绝缘膜的工序；利用第1自由基氮化在上述电极间绝缘膜的表面形成第1自由基氮化膜的工序；以及在上述第1自由基氮化膜上形成控制栅极电极的工序。
-
公开(公告)号：CN1905213B
公开(公告)日：2010-11-03
申请号：CN200610101497.1
申请日：2006-07-04
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/314 , H01L21/8247
CPC classification number: H01L29/513 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L29/42332 , H01L29/785 , H01L29/7881
Abstract: 本发明提供一种非易失性半导体存储器，能够将隧道绝缘膜作成难以生成缺陷的高品质的绝缘膜，而且可谋求漏电流的减少、元件特性和可靠性的提高。本发明的非易失性半导体存储器具备：在第1导电类型的半导体衬底(11)的主面上有选择地形成的隧道绝缘膜(13)；在该隧道绝缘膜(13)上形成的浮栅电极(14)；在浮栅电极(14)上形成的多晶硅间绝缘膜(15)；在多晶硅间绝缘膜(15)上形成的控制栅电极(16)；以及在衬底(11)的主面上形成的第2导电类型的源/漏区(12)，隧道绝缘膜(13)是用氧化硅膜(13b、13c)夹着氮化硅膜(13a)的3层结构，氮化硅膜(13a)是在面内方向上连续的膜，具有三配位的氮结合，而且，氮的第二接近原子的至少1个是氮。
-
公开(公告)号：CN1905213A
公开(公告)日：2007-01-31
申请号：CN200610101497.1
申请日：2006-07-04
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/51 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/314 , H01L21/8247
CPC classification number: H01L29/513 , H01L21/28273 , H01L27/115 , H01L27/11521 , H01L29/42332 , H01L29/785 , H01L29/7881
Abstract: 本发明提供一种非易失性半导体存储器，能够将隧道绝缘膜作成难以生成缺陷的高品质的绝缘膜，而且可谋求漏电流的减少、元件特性和可靠性的提高。本发明的非易失性半导体存储器具备：在第1导电类型的半导体衬底(11)的主面上有选择地形成的隧道绝缘膜(13)；在该隧道绝缘膜(13)上形成的浮栅电极(14)；在浮栅电极(14)上形成的多晶硅间绝缘膜(15)；在多晶硅间绝缘膜(15)上形成的控制栅电极(16)；以及在衬底(11)的主面上形成的第2导电类型的源/漏区(12)，隧道绝缘膜(13)是用氧化硅膜(13b、13c)夹着氮化硅膜(13a)的3层结构，氮化硅膜(13a)是在面内方向上连续的膜，具有三配位的氮结合，而且，氮的第二接近原子的至少1个是氮。
-
公开(公告)号：CN1855548A
公开(公告)日：2006-11-01
申请号：CN200510132970.8
申请日：2005-12-29
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L27/105 , H01L21/336 , H01L21/28 , H01L21/8239
CPC classification number: H01L27/115 , H01L27/11521
Abstract: 一种半导体存储器件的制造方法，包括：在半导体衬底的上方形成浮置栅极电极的工序；在上述浮置栅极电极的上方形成电极间绝缘膜的工序；利用第1自由基氮化在上述电极间绝缘膜的表面形成第1自由基氮化膜的工序；以及在上述第1自由基氮化膜上形成控制栅极电极的工序。
-
-
-
Search Results
4
records
(took 0.022 seconds)
