-
公开(公告)号：CN103999287A
公开(公告)日：2014-08-20
申请号：CN201380003150.1
申请日：2013-08-23
Applicant: 松下电器产业株式会社
IPC: H01Q7/00 , H01L23/12 , H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01Q21/00 , H01L23/5227 , H01L23/66 , H01L25/0657 , H01L2223/6677 , H01L2224/16225 , H01L2224/32145 , H01L2224/73253 , H01L2225/06531 , H01L2924/15311 , H01Q1/2283 , H01Q7/00
Abstract: 非接触通信系统在包括第1芯片的装置与包括第2芯片的装置之间实现非接触通信。第1芯片具备发送电路和发送天线。发送电路将并行数据向差动信号变换。发送天线将该差动信号向第2芯片发送。第2芯片具备接收天线和接收电路。接收天线从发送天线接受差动信号。接收电路将该差动信号向并行数据变换。发送天线和接收天线分别包括至少两根天线元件、第1连接端、第2连接端、第1分岔部及第2分岔部。各天线元件由芯片上的配线形成。第1连接端和第2连接端连接于芯片上的电路。第1分岔部将天线元件的各自的一端结合为1个并向第1连接端连接。第2分岔部将天线元件的各自的另一端结合为1个并向第2连接端连接。
-
公开(公告)号：CN102112973A
公开(公告)日：2011-06-29
申请号：CN201080002258.5
申请日：2010-06-04
Applicant: 松下电器产业株式会社
IPC: G06F13/362 , G06F12/00
CPC classification number: G06F13/1605 , G06F13/362 , Y02D10/14
Abstract: 在层次化后的协调装置中，各层次的协调装置在本装置所属的层次上，选择优先级第1高的资源利用请求和优先级第2高的资源利用请求，输出至上位侧层次的协调装置。另外，最上位层次的协调装置在将优先级第1高的资源利用请求作为最优先资源利用请求输出到资源控制部的情况下，从资源控制部接收其资源利用请求已受理之意的信号时，输出优先权第2高的资源利用请求，来作为下一最优先资源利用请求。
-
公开(公告)号：CN102132263A
公开(公告)日：2011-07-20
申请号：CN201080002416.7
申请日：2010-04-26
Applicant: 松下电器产业株式会社
CPC classification number: G06F12/1027
Abstract: 存储器访问控制装置，具有：存储部，存储数据和存放了全部页的虚拟页序号和物理页序号的对应的页表；转换部，具有缓冲器和转换处理部，缓冲器将一部分页的虚拟页序号和物理页序号相对应地进行存储，转换处理部基于缓冲器的存储内容将虚拟地址转换为物理地址。在访问请求所涉及的虚拟地址的虚拟页序号不存在于缓冲器内的情况下，转换处理部在缓冲器中，将虚拟地址转换为物理地址的转换完成次数达到了转换执行次数的页的虚拟页序号和物理页序号，改写成访问请求所涉及的虚拟地址的虚拟页序号和与该虚拟页序号对应的存储部内的物理页序号。
-
公开(公告)号：CN101578768A
公开(公告)日：2009-11-11
申请号：CN200880002164.0
申请日：2008-10-30
Applicant: 松下电器产业株式会社
IPC: H03K19/173 , G06F1/24
CPC classification number: H03K19/17772 , G06F1/24 , H03K19/17756 , H03K19/1776
Abstract: 本发明提供可重构电路、复位方法及结构信息生成装置。一种可重构电路，包括多个重构单元，对各重构单元中包含的运算处理部的结构进行变更，其特征为，上述各重构单元具备：运算存储部，保持由上述运算处理部得到的运算结果；标志保持部，保持着表示上述运算存储部是否需要复位的复位标志；以及复位控制部，在上述运算处理部的结构变更时，使用上述标志保持部中所保持的复位标志，控制上述运算存储部的复位。
-
公开(公告)号：CN101495975A
公开(公告)日：2009-07-29
申请号：CN200780028311.7
申请日：2007-12-25
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/1668 , G06T1/60
Abstract: 本发明的存储控制装置包括：指令生成部(102)，将从主机发行的所述存储器存取请求分割成按每一存储装置的存取指令；指令发行部(104)、(105)，对所述多个存储装置发行存取指令；以及数据控制部(106)，在主机(200)和存储器(0)、(1)之间按需要转换数据，指令生成部(102)在与分割后的多个存取指令相对应的所述多个存储装置的物理地址相同或不同的情况下，进行对多个存储装置输出相同的物理地址的控制和输出不同的物理地址的控制的转换。
-
Patent Agency Ranking
公开(公告)号：CN102804150B
公开(公告)日：2016-01-20
申请号：CN201280000661.3
申请日：2012-02-10
Applicant: 松下电器产业株式会社
Inventor： 浅井幸治
CPC classification number: G06F12/0223 , G06F12/00 , G06F12/02 , G06F12/06 , G06T1/60
Abstract: 本发明提供一种数据处理装置，使减少在存储器的同一存储单元中利用彼此不同的行地址指定的区域中进行连续的数据的存取的频次，实现效率良好的存储器存取。数据处理装置(10)分别使用第1配置模式、第2配置模式对同一内容的数据(21)及数据(22)进行映射，并存储在构成存储器(20)的不同的存储器区域中，在读出数据的一部分时，由选定单元(21)根据基于各种配置模式的该部分数据所涉及的地址范围来选定存取效率良好的配置模式，与存取控制单元(13)在与该配置模式对应的存储器区域中进行存取。其中，数据(21)被配置在关于在对应于同一存储单元同一行地址的与块的边界地址对应的相对位置方面与数据(22)不同的位置。
-
公开(公告)号：CN102804150A
公开(公告)日：2012-11-28
申请号：CN201280000661.3
申请日：2012-02-10
Applicant: 松下电器产业株式会社
Inventor： 浅井幸治
CPC classification number: G06F12/0223 , G06F12/00 , G06F12/02 , G06F12/06 , G06T1/60
Abstract: 本发明提供一种数据处理装置，使减少在存储器的同一存储单元中利用彼此不同的行地址指定的区域中进行连续的数据的存取的频次，实现效率良好的存储器存取。数据处理装置（10）分别使用第1配置模式、第2配置模式对同一内容的数据（21）及数据（22）进行映射，并存储在构成存储器（20）的不同的存储器区域中，在读出数据的一部分时，由选定单元（21）根据基于各种配置模式的该部分数据所涉及的地址范围来选定存取效率良好的配置模式，与存取控制单元（13）在与该配置模式对应的存储器区域中进行存取。其中，数据（21）被配置在对应于同一存储单元同一行地址的、与块的边界地址对应的相对位置点，而且是与数据（22）不同的位置。
-
公开(公告)号：CN101495975B
公开(公告)日：2011-10-05
申请号：CN200780028311.7
申请日：2007-12-25
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/1668 , G06T1/60
Abstract: 本发明的存储控制装置包括：指令生成部(102)，将从主机发行的所述存储器存取请求分割成按每一存储装置的存取指令；指令发行部(104)、(105)，对所述多个存储装置发行存取指令；以及数据控制部(106)，在主机(200)和存储器(0)、(1)之间按需要转换数据，指令生成部(102)在与分割后的多个存取指令相对应的所述多个存储装置的物理地址相同或不同的情况下，进行对多个存储装置输出相同的物理地址的控制和输出不同的物理地址的控制的转换。
-
公开(公告)号：CN102016809A
公开(公告)日：2011-04-13
申请号：CN200980114180.3
申请日：2009-04-21
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/1642 , G06F8/4442 , G06F12/0862 , G06F2212/6022
Abstract: 本发明涉及存储器控制装置、存储器系统、半导体集成电路和存储器控制方法。本发明的存储器控制装置(101)，包括：指令生成部(102)，根据包含表示图像数据中的矩形区域的逻辑地址的存取请求，来生成包含物理地址的多个存取指令；以及指令发出部(105)，将由指令生成部(102)生成的多个存取指令向存储器(0)发出。指令生成部(102)具有组判断部(104)，该组判断部根据与存取请求对应的物理地址，判断包含要存取的数据的存储体属于哪个组，在要存取的数据跨属于不同的组的两个存储体而连续时，生成在属于不同的组中的两个存储体之间共用预取缓冲器的第一存取指令和第二存取指令的对。
-
公开(公告)号：CN101981549A
公开(公告)日：2011-02-23
申请号：CN200980110818.6
申请日：2009-03-02
Applicant: 松下电器产业株式会社
IPC: G06F12/00
CPC classification number: G06F13/1663
Abstract: 本发明的目的在于提供一种访问控制装置，相比以往能够提高针对来自处理器的访问请求的即时响应性。从一个以上的定期型主机以及不定期型主机接受访问请求，并逐次选定访问许可对象的访问控制装置，根据在单位期间内进行了访问请求的定期型主机使用的使用资源量、和针对该定期型主机规定的最大使用资源量，计算未使用资源量并进行管理，当在所述单位期间内由所述不定期型主机进行了访问请求时，在没有执行所述一个以上的定期型主机的访问的状况下，在所管理的未使用资源量的总计为该访问请求中预定使用的预定使用资源量以上的情况下，将该访问请求选定为访问许可对象。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.057 seconds)
