半导体存储器
    1.
    发明授权

    公开(公告)号:CN1119812C

    公开(公告)日:2003-08-27

    申请号:CN97190391.3

    申请日:1997-04-11

    CPC classification number: H01L27/11502 G11C11/22

    Abstract: 本发明揭示一种半导体存储器,包括将二极管(1)、(2)与单元板极线(30)、(40)上。因此,在进行再写入动作的场合,即使例如寄生电阻(3)存在于单元板极线(39),也能防止在成为数据丢失原因的单元板极线(39)暂时地转移到过渡的负电压(例如-1V以下)的过渡现象的发生。这种非易失性的半导体存储器在进行再写入动作的场合不会丢失存储器单元的逻辑电压“L”的数据、能进行稳定的动作。

    半导体存储装置
    2.
    发明授权

    公开(公告)号:CN1096680C

    公开(公告)日:2002-12-18

    申请号:CN94113672.8

    申请日:1994-10-28

    CPC classification number: G11C7/12 G11C7/24

    Abstract: 一种半导体存储装置,其组成包括:位线,字线,单元平板电极,由MOS晶体管以及强电介质电容组成的存储单元,以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后,通过使开关元件处于导通状态,将电容与位线连接,因而位线电容值变得不确切,无法读出正确的数据。

    半导体存贮装置
    3.
    发明公开

    公开(公告)号:CN1117192A

    公开(公告)日:1996-02-21

    申请号:CN94116280.X

    申请日:1994-09-22

    CPC classification number: G11C7/1006

    Abstract: 一种半导体存贮装置,包括多个存贮单元、将从该存贮单元读出的数据反相后再写入存贮单元的反相再写入构件,存贮有在再写入时是否将从存贮单元读出的数据作了反相的判定用数据存贮构件,根据来自判定用数据存贮器的输出判定是将从存贮单元读出的数据反相后输出或是不反相便输出的判定构件。利用这些构件能减少加于写入数据“1”的存贮单元电容器的电容绝缘膜上的应力,实现长寿命化。

    半导体存储器装置及其驱动装置

    公开(公告)号:CN1086836C

    公开(公告)日:2002-06-26

    申请号:CN94119246.6

    申请日:1994-12-23

    CPC classification number: G11C29/789

    Abstract: 一种半导体存储器装置包括:主体存储单元部;冗余存储单元部;由非易失性半导体存储器组成的、电气存储置换主体存储单元部中的失效存储单元的冗余存储单元地址的冗余地址数据单元部;控制电路部;冗余存储单元选择电路部。冗余存储单元选择电路部保持由冗余地址数据单元部读出的第1地址数据且把该第1地址数据与通过控制电路部输入的读出用或写入用的第2地址数据比较,从而选择主体存储单元部或冗余存储单元部。具有结构简单且能高速动作的优点。

    半导体存储器装置及其驱动装置

    公开(公告)号:CN1114456A

    公开(公告)日:1996-01-03

    申请号:CN94119246.6

    申请日:1994-12-23

    CPC classification number: G11C29/789

    Abstract: 一种半导体存储器装置包括:主体存储单元部;冗余存储单元部;由非易失性半导体存储器组成的、电气存储置换主体存储单元部中的失效存储单元的冗余存储单元地址的冗余地址数据单元部;控制电路部;冗余存储单元选择电路部。冗余存储单元选择电路部保持由冗余地址数据单元部读出的第1地址数据且把该第1地址数据与通过控制电路部输入的读出用或写入用的第2地址数据比较,从而选择主体存储单元部或冗余存储单元部。具有结构简单且能高速动作的优点。

    半导体存储装置
    8.
    发明公开

    公开(公告)号:CN1115099A

    公开(公告)日:1996-01-17

    申请号:CN94113672.8

    申请日:1994-10-28

    CPC classification number: G11C7/12 G11C7/24

    Abstract: 一种半导体存储装置,其组成包括:位线,字线,单元平板电极,由MOS晶体管以及强电介质电容组成的存储单元,以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后,通过使开关元件处于导通状态,将电容与位线连接,因而位线电容值变得不确切,无法读出正确的数据。

    半导体存储装置
    9.
    发明公开

    公开(公告)号:CN1091544A

    公开(公告)日:1994-08-31

    申请号:CN93112773.4

    申请日:1993-12-02

    CPC classification number: G11C11/22

    Abstract: 位线BL0、/BL0接读出放大器。第1MOS晶体管Qn栅极、源极和漏极分别接第1字线WL0、第1强电介质电容Cs1的第1电极和BL0,Cs1的第2电极接第1板极CP0。第2MOS晶体管Qn的栅极、源极和漏极分别接第2字线DWL0、第2电容Cd2的第1电极和/BL0,Cd2的第2电极接第2板极DCP0。第2Qn关断后DCP0的逻辑电压反转。由此,采用强电介质的半导体存储装置可进行存储电容初始化,而且功耗不集中,能高速读出。

Patent Agency Ranking