公开(公告)号：CN118610268A

公开(公告)日：2024-09-06

申请号：CN202411087837.4

申请日：2024-08-09

申请人： 杭州积海半导体有限公司

发明人： 祝强韬 ,  余宗祐 ,  高天 ,  汪涛 ,  孔凡友 ,  张宏光

IPC分类号： H01L29/78 ,  H01L29/786 ,  H01L21/77 ,  H01L27/12

摘要： 本发明公开了一种半导体结构及其制备方法，属于半导体技术领域。所述半导体结构至少包括：衬底，所述衬底内包括间隔设置的第一阱区和第二阱区；第一应力层，设置在所述衬底上；浅沟槽隔离结构，设置在所述第一阱区和所述第二阱区之间，且所述浅沟槽隔离结构由所述第一应力层的表面延伸至所述衬底内；以及第二应力层，设置在所述第一阱区上的所述第一应力层上。通过本发明提供的半导体结构及其制备方法，能够在半导体结构上同时构成拉伸应力沟道和压缩应力沟道，且不对半导体结构产生损伤及应力损失，提高半导体结构的质量。

公开(公告)号：CN118248740B

公开(公告)日：2024-08-13

申请号：CN202410683492.2

申请日：2024-05-30

申请人： 杭州积海半导体有限公司

发明人： 汪涛 ,  王鹏鹏 ,  孔凡友 ,  祝强韬 ,  张宏光

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种半导体器件及其制备方法，具体涉及半导体技术领域。所述半导体器件包括：衬底、栅极结构、漏区、第一源区、第二源区和隔离结构，所述栅极结构设置在所述衬底上；所述漏区设置在所述栅极结构一侧的所述衬底内；所述第一源区和所述第二源区设置在所述栅极结构另一侧的所述衬底内；所述隔离结构设置在所述第一源区和所述第二源区之间，以将两者绝缘隔离；其中，所述第一源区和所述第二源区的掺杂离子类型相同，所述第二源区的离子掺杂浓度大于所述第一源区的离子掺杂浓度。该半导体器件结构简单，通过对不同源区进行不同浓度的离子掺杂，从而获得不同的阈值电压，实现了半导体器件的多功能性，降低了制造成本。

公开(公告)号：CN118263191A

公开(公告)日：2024-06-28

申请号：CN202410691860.8

申请日：2024-05-30

申请人： 杭州积海半导体有限公司

发明人： 孙茂 ,  高理想 ,  张宏光

IPC分类号： H01L21/8238 ,  H01L27/088

摘要： 本发明提供一种半导体器件及其制作方法，所述方法包括：提供衬底，衬底上形成有栅极结构、位于栅极结构两侧的第一侧墙、位于第一侧墙两侧的衬底上的源/漏区以及第一层间介质层，其中第一侧墙中靠近顶部的第一侧墙上部的厚度小于其余位置的厚度；去除部分第一层间介质层，暴露出至少部分第一侧墙上部；在暴露出的第一侧墙上部的侧壁形成第二侧墙；形成第二层间介质层，第二层间介质层覆盖第一层间介质层与栅极结构；在第二层间介质层与第一层间介质层内形成与源/漏区相接触的接触插塞。本发明中通过第二侧墙的设置解决了第一侧墙的上部分比较薄的问题，在形成接触插塞之后能够避免栅极与源/漏区之间的短路，从而提高半导体器件的性能。

公开(公告)号：CN118248740A

公开(公告)日：2024-06-25

申请号：CN202410683492.2

申请日：2024-05-30

申请人： 杭州积海半导体有限公司

发明人： 汪涛 ,  王鹏鹏 ,  孔凡友 ,  祝强韬 ,  张宏光

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种半导体器件及其制备方法，具体涉及半导体技术领域。所述半导体器件包括：衬底、栅极结构、漏区、第一源区、第二源区和隔离结构，所述栅极结构设置在所述衬底上；所述漏区设置在所述栅极结构一侧的所述衬底内；所述第一源区和所述第二源区设置在所述栅极结构另一侧的所述衬底内；所述隔离结构设置在所述第一源区和所述第二源区之间，以将两者绝缘隔离；其中，所述第一源区和所述第二源区的掺杂离子类型相同，所述第二源区的离子掺杂浓度大于所述第一源区的离子掺杂浓度。该半导体器件结构简单，通过对不同源区进行不同浓度的离子掺杂，从而获得不同的阈值电压，实现了半导体器件的多功能性，降低了制造成本。

公开(公告)号：CN118315274B

公开(公告)日：2024-08-20

申请号：CN202410741080.X

申请日：2024-06-11

申请人： 杭州积海半导体有限公司

发明人： 汪涛 ,  祝强韬 ,  孔凡友 ,  王鹏鹏 ,  张宏光

IPC分类号： H01L21/331 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/735

摘要： 本发明提供一种双极器件及其制作方法，所述方法包括：提供SOI衬底，SOI衬底包括由下至上依次排布的顶层硅、埋氧化层与顶层硅，在顶层硅内形成多个浅沟槽隔离结构，浅沟槽隔离结构的水平截面呈T型，浅沟槽隔离结构包括横向隔离结构以及与其相连的纵向隔离结构，且相邻浅沟槽隔离结构之间具有间隔区域；进行离子注入分别在纵向隔离结构两侧形成两个基极；在横向隔离结构与两个基极之间形成集电极，同时在基极另一侧的间隔区域内形成发射极。本发明在顶层硅内进行离子注入，其扩散深度容易控制，且本发明提供的双极器件的结构简单，能够在面积较小的平面上实现不同的放大倍数。

公开(公告)号：CN118431164A

公开(公告)日：2024-08-02

申请号：CN202410423676.5

申请日：2024-04-09

申请人： 杭州积海半导体有限公司

发明人： 孙茂 ,  高理想 ,  张宏光

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 本申请提供一种半导体器件及其制备方法，通过提供半导体衬底，并于半导体衬底上间隔形成若干栅极结构以及填充于栅极结构之间的第一介质层；利用第二介质层替换第一介质层的远离半导体衬底的部分，于栅极结构及第二介质层上形成图案化的第三介质层，第三介质层具有开口，开口显露出栅极结构的栅极预定移除区的表面；以第三介质层为掩膜选择性移除被开口显露的栅极结构，以形成栅切割槽；于栅切割槽及第三介质层上形成第四介质层，通过平坦化工艺移除高于栅极结构的第三介质层和第四介质层，以形成部分栅切割结构。相比现有的栅极切割工艺可以避免移除光阻层时造成栅极结构的栅掩膜层被部分移除而导致栅极结构高度的损失，提高半导体器件的可靠性。

公开(公告)号：CN118317604A

公开(公告)日：2024-07-09

申请号：CN202410486890.5

申请日：2024-04-22

申请人： 杭州积海半导体有限公司

发明人： 祝强韬 ,  王鹏鹏 ,  孔凡友 ,  汪涛 ,  张宏光

IPC分类号： H10B12/00

摘要： 本发明提供了一种半导体存储器件及其制造方法，通过外延生长工艺在沟槽中的硅层表面形成掺杂硅外延层，由此便可通过掺杂硅外延层实现晶体管和沟槽电容器之间的电连接。相较于多晶硅层中掺杂以作为嵌入式触点，通过外延生长工艺形成的掺杂硅外延层具有更好的导电性能，因此，在同样的充电时间和放点时间的要求下，所需的电容器较小，相应的，占用的芯片面积较小。即，本发明提供的半导体存储器件及其制造方法能够兼顾充放电时间和芯片面积。

公开(公告)号：CN118231334A

公开(公告)日：2024-06-21

申请号：CN202410650205.8

申请日：2024-05-24

申请人： 杭州积海半导体有限公司

发明人： 王鹏鹏 ,  孔凡友 ,  祝强韬 ,  汪涛 ,  张宏光

IPC分类号： H01L21/764 ,  H01L27/12 ,  H01L21/77

摘要： 本发明提供了一种SON器件及其制造方法，包括：提供半导体衬底；在所述半导体衬底中形成沟槽，所述沟槽具有第一侧壁和第二侧壁；形成介质层，所述介质层覆盖所述沟槽表面并延伸覆盖所述半导体衬底表面，所述介质层包括层叠的第一介质层和第二介质层；在所述沟槽中填充可分解材料层；回刻蚀所述可分解材料层，以去除部分所述可分解材料层并去除覆盖所述第一侧壁的部分所述介质层，暴露出部分所述第一侧壁；通过外延生长工艺自暴露出的所述第一侧壁形成填满所述沟槽的外延层；通过湿法腐蚀工艺去除所述第二介质层，并在所述沟槽的所述第二侧壁侧形成间隙；通过蒸发工艺沿着所述间隙去除剩余的所述可分解材料层，以形成空洞结构。简化了制造工艺。

公开(公告)号：CN118629952A

公开(公告)日：2024-09-10

申请号：CN202411095806.3

申请日：2024-08-12

申请人： 杭州积海半导体有限公司

发明人： 高理想 ,  孙茂 ,  张宏光

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

摘要： 本发明提供一种互连结构及其形成方法，属于半导体器件制造技术领域。互连结构的形成方法包括：提供基底，基底包括衬底、介质层和位于介质层内的第一导电结构和第二导电结构；在第一导电结构和第二导电结构上方的介质层上形成第一凹槽；在第一凹槽底部形成第一通孔和第二通孔，并对应使得第一导电结构和第二导电结构的顶部被暴露；在第一凹槽内形成绝缘隔离体；在绝缘隔离体两侧形成当层导电结构，以使绝缘隔离体两侧的当层导电结构被绝缘隔离体绝缘隔离，且分别与第一导电结构和第二导电结构导电互连。本发明能够用于改善现有工艺在第一导电结构和第二导电结构上部形成导电结构时难以在互连结构之间置入小尺寸切口的技术问题。

公开(公告)号：CN118315334B

公开(公告)日：2024-08-06

申请号：CN202410734085.X

申请日：2024-06-07

申请人： 杭州积海半导体有限公司

发明人： 高理想 ,  孙茂 ,  张宏光

IPC分类号： H01L21/768 ,  H01L21/8234

摘要： 本发明提供了一种接触孔的形成方法，包括：在衬底的表面形成栅极结构以及位于栅极结构两侧的侧墙，侧墙的顶端部分的厚度小于侧墙的底端部分的厚度；在侧墙外侧的衬底内分别形成源端和漏端；在衬底的表面形成第一介质层和位于第一介质层内的若干第一接触孔，若干第一接触孔分别与源端和漏端分别连通；去除部分厚度的第一介质层，露出侧墙的顶端部分、栅极结构的表面、第一接触孔的表面以及部分第一接触孔的侧面；在第一介质层的表面形成绝缘层；去除第一介质层的表面的绝缘层、栅极结构的表面的绝缘层以及第一接触孔表面的绝缘层，保留侧墙顶端部分的绝缘层以及第一接触孔侧面的绝缘层。本发明减少了栅极结构和第一接触孔短路的几率。