公开(公告)号：CN101149974A

公开(公告)日：2008-03-26

申请号：CN200710088991.3

申请日：2007-03-29

申请人： 旺宏电子股份有限公司

发明人： 陈威仲 ,  何达能 ,  陈俤文 ,  陈威铭

IPC分类号： G11C17/10

摘要： 提供一种非易失性存储器的制造方法。首先，提供一待编码存储器，具有排成阵列的多个待编码存储体。接着形成一植入阻抗层于待编码存储器上。设置一屏蔽于待编码存储器上，屏蔽的开孔下方的部分待编码存储体的数量少于其余待编码存储体的数量。以屏蔽形成一图案化植入阻抗层，并离子植入露出的待编码存储体，以定义出第一存储体及第二存储体，第一存储体及第二存储体分别具有一第二位状态及一第一位状态。然后反向定义待编码存储器，使第一存储体及第二存储体分别具有第一位状态及第二位状态。

公开(公告)号：CN101661797A

公开(公告)日：2010-03-03

申请号：CN200910177543.X

申请日：2007-03-29

申请人： 旺宏电子股份有限公司

发明人： 陈威仲 ,  何达能 ,  陈俤文 ,  陈威铭

IPC分类号： G11C17/10

摘要： 提供一种非易失性存储器的操作方法。首先，提供一待编码存储器，该待编码存储器的存储体在程序化后具有一第一位状态与程序化前具有一第二位状态。接着计算一欲编码程序数据中该第一位状态及该第二位状态的数量。当该第一位状态的数量大于该第二位状态的数量时，反向定义该欲编码程序数据。将该反向定义后的欲编码程序数据写入该待编码存储器中。

公开(公告)号：CN101661797B

公开(公告)日：2013-06-12

申请号：CN200910177543.X

申请日：2007-03-29

申请人： 旺宏电子股份有限公司

发明人： 陈威仲 ,  何达能 ,  陈俤文 ,  陈威铭

IPC分类号： G11C17/10

摘要： 提供一种非易失性存储器的操作方法。首先，提供一待编码存储器，该待编码存储器的存储体在程序化后具有一第一位状态与程序化前具有一第二位状态。接着计算一欲编码程序数据中该第一位状态及该第二位状态的数量。当该第一位状态的数量大于该第二位状态的数量时，反向定义该欲编码程序数据。将该反向定义后的欲编码程序数据写入该待编码存储器中。

公开(公告)号：CN100580813C

公开(公告)日：2010-01-13

申请号：CN200710088991.3

申请日：2007-03-29

申请人： 旺宏电子股份有限公司

发明人： 陈威仲 ,  何达能 ,  陈俤文 ,  陈威铭

IPC分类号： G11C17/10

摘要： 提供一种非易失性存储器的制造方法。首先，提供一待编码存储器，具有排成阵列的多个待编码存储体。接着形成一植入阻抗层于待编码存储器上。设置一屏蔽于待编码存储器上，屏蔽的开孔下方的部分待编码存储体的数量少于其余待编码存储体的数量。以屏蔽形成一图案化植入阻抗层，并离子植入露出的待编码存储体，以定义出第一存储体及第二存储体，第一存储体及第二存储体分别具有一第二位状态及一第一位状态。然后反向定义待编码存储器，使第一存储体及第二存储体分别具有第一位状态及第二位状态。