-
公开(公告)号：CN116469426A
公开(公告)日：2023-07-21
申请号：CN202210651752.9
申请日：2022-06-10
申请人： 旺宏电子股份有限公司
IPC分类号： G11C7/10
摘要： 本公开提供一种存储器装置及其操作方法，该存储器装置包括存储器阵列，用于储存多个向量数据。各向量数据具有高有效位(MSB)向量与低有效位(LSB)向量。存储器阵列包括多个存储单元，各存储单元具有第一位及第二位。第一位用于储存各向量数据的MSB向量，第二位用于储存各向量数据的LSB向量。各该向量数据对应的一位线执行一次的位线设定，并根据该位线读取各该向量数据的该MSB向量与该LSB向量。各存储单元的阈值电压分布区分为N个状态，N为正整数且N小于2的2次方，各存储单元储存的等效位数小于2。
-
公开(公告)号：CN116417029A
公开(公告)日：2023-07-11
申请号：CN202210090830.2
申请日：2022-01-26
申请人： 旺宏电子股份有限公司
摘要： 本发明提供存储器装置与其操作方法。该存储器装置的操作方法包括：于一第一阶段内，选择一整体信号线，选择一第一串选择线，不选一第二串选择线，选择一第一字线，以及不选一第二字线；于一第二阶段内进行感应；于一第三阶段内，维持该整体信号线、该被选第一字线与该不选第二字线的多个电压，不选该第一串选择线与选择该第二串选择线以将该第一串选择线与该第二串选择线的多个电压切换；以及于一第四阶段内进行感应。
-
公开(公告)号：CN116153372A
公开(公告)日：2023-05-23
申请号：CN202210052414.3
申请日：2022-01-18
申请人： 旺宏电子股份有限公司
IPC分类号： G11C16/26
摘要： 本发明提供一种具有电脑可读取介质(computer‑readable medium)的系统、方法与装置，其用于确定存储器系统的读取电压。在一个方面，存储器系统包括存储器与存储器控制器，存储器存储数据，存储器控制器耦接到存储器。存储器控制器用以：利用第一读取电压获得存储器的目标存储器数据的第一读取输出；以及回应于确定第一读取输出未通过纠错码(Error‑Correcting Code，ECC)检验，提供第一读取电压至存储器。存储器用以：依据第一读取电压确定第二读取电压；以及利用第二读取电压产生目标存储器数据的第二读取输出。
-
公开(公告)号：CN107068184B
公开(公告)日：2020-11-10
申请号：CN201610812714.1
申请日：2016-09-09
申请人： 旺宏电子股份有限公司
摘要： 一种操作每一存储单元单一位的存储器的方法，包括由设定一第一范围阈值电压中的阈值电压，擦除一存储单元群组，建立一第一逻辑值。在擦除后，第一写入包括编程第一选择的存储单元，由设定一第二范围阈值电压中的阈值电压以建立一第二逻辑值，及保存一感测状态参数以指示一第一读取电压。在第一写入后，第二写入包括编程第二选择的存储单元，由设定一第三范围阈值电压中的阈值电压以建立该第二逻辑值，及保存该感测状态参数以指示一第二读取电压。在包括第一写入及第二写入的一些写入达到写入存储单元组的一临界数量后，存储单元组可被擦除。
-
公开(公告)号：CN106205694A
公开(公告)日：2016-12-07
申请号：CN201510222594.5
申请日：2015-05-05
申请人： 旺宏电子股份有限公司
摘要： 本发明提供了一种存储器装置。该存储器装置包含多个存储器单元及耦接至存储器单元的控制电路。控制电路用以：提供一第一编程电压至该些存储器单元；以一中间位准验证电压验证该些存储器单元，以依据该些存储器单元是否未到达或已到达该中间位准验证电压而分别将该些存储器单元分为一第一组存储器单元及一第二组存储器单元；提供一第二编程电压至该第一组存储器单元，并禁止该第二组存储器单元接收该第二编程电压，该第二编程电压大于或等于该第一编程电压；以及以一期望位准电压验证该第一组存储器单元及该第二组存储器单元。基于该存储器装置，本发明还提供了相应的编程方法及电子装置。
-
公开(公告)号：CN104103309A
公开(公告)日：2014-10-15
申请号：CN201410145612.X
申请日：2014-04-11
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种NAND阵列的操作方法及计算机可读取的非暂时性储存媒体，是说明支持非易失性存储器的减少编程干扰的技术。一种三维/二维NAND阵列包括多个分页，其分为多个分页组。允许存取在三维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的存储单元的存取最少化。相同分页组中的分页在三维/二维NAND阵列中彼此不相邻。
-
公开(公告)号：CN116153367A
公开(公告)日：2023-05-23
申请号：CN202210322542.5
申请日：2022-03-29
申请人： 旺宏电子股份有限公司
摘要： 本公开提供存储器装置与其操作方法。存储器装置的操作方法包括：对一输入数据进行编码，将一编码后输入数据传送至至少一页缓冲器内，以及从该至少一页缓冲器平行读出该编码后输入数据；对一权重数据的一第一部分与一第二部分分别编码为该权重数据的一编码后第一部分与该权重数据的一编码后第二部分，将该权重数据的该编码后第一部分与该权重数据的该编码后第二部分写入至该存储器装置的多个存储器单元内，以及平行读出该权重数据的该编码后第一部分与该权重数据的该编码后第二部分；将该编码后输入数据分别乘上该权重数据的该编码后第一部分与该权重数据的该编码后第二部分，以平行产生多个部分乘积；以及将这些部分乘积累加，以产生一运算结果。
-
公开(公告)号：CN114153420A
公开(公告)日：2022-03-08
申请号：CN202111010149.4
申请日：2021-08-31
申请人： 旺宏电子股份有限公司
IPC分类号： G06F7/487
摘要： 本发明提供一种存储器内运算方法及装置，适于由处理器对存储器执行乘加运算。所述方法包括下列步骤：对待写入存储器的输入线及存储单元的输入数据及权重数据分别进行预处理，以区分为主要部分及次要部分；将被区分为主要部分及次要部分的输入数据及权重数据，分批写入输入线及存储单元以进行乘加运算，获得多笔运算结果；根据各运算结果的数值大小滤除运算结果；以及依据运算结果所对应的部分，对被滤除后的运算结果进行后处理，以获得输出数据。
-
公开(公告)号：CN110827904A
公开(公告)日：2020-02-21
申请号：CN201810905611.9
申请日：2018-08-09
申请人： 旺宏电子股份有限公司
摘要： 一种存储器装置的编程方法，该存储器装置包括一存储器阵列与一控制器，该存储器阵列包括多个存储器单元，该编程方法包括：由该控制器控制对该存储器阵列的一第一字线的一第一页面进行编程；由该控制器控制对该存储器阵列的一第二字线的一第一页面进行编程，该第二字线相邻于该第一字线；由该控制器控制对该存储器阵列的该第一字线的一第二页面进行一第一编程；由该控制器控制对该存储器阵列的一第三字线的一第一页面进行编程，该第三字线相邻于该第二字线；由该控制器控制对该存储器阵列的该第二字线的一第二页面进行该第一编程；以及由该控制器控制对该存储器阵列的该第一字线的该第二页面进行一第二编程。
-
公开(公告)号：CN110556144A
公开(公告)日：2019-12-10
申请号：CN201810546543.1
申请日：2018-05-31
申请人： 旺宏电子股份有限公司
IPC分类号： G11C16/10
摘要： 存储器装置的编程方法包括：以一编程电压与一编程码来编程一目标存储器单元；施加一第一验证电压与一第二验证电压于该目标存储器单元，并得到一第一读取数据与一第二读取数据；以及根据该编程码、该第一读取数据与该第二读取数据来判断该目标存储器单元是否通过一真正编程验证及/或一虚拟编程验证。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.038 秒)
