-
公开(公告)号：CN113537453A
公开(公告)日：2021-10-22
申请号：CN202110369585.4
申请日：2021-04-06
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种存储器内运算方法及装置，适于由处理器对存储器执行MAC运算。在所述方法中，通过截断权重的二进制数据的至少一部分分数位及计算剩余位的补码，将二进制数据的格式自浮点格式变换成量化格式，且将经过变换的二进制数据编程至存储器的单元中。通过将输入信号的二进制数据迭代地输入至存储器中、对存储器的输出进行整合以及基于整合的输出来调整编程至单元的权重来执行调整程序。基于减少每一权重的二进制数据中值为一的位的几率来重塑权重的二进制数据。重复调整程序，直至满足结束条件为止。
-
公开(公告)号：CN106782646B
公开(公告)日：2019-11-05
申请号：CN201610120755.4
申请日：2016-03-03
申请人： 旺宏电子股份有限公司
摘要： 一种将数据自内存写回储存装置的方法，内存包括多个数据单元以储存数据，该方法包括：针对各数据单元，计算将数据写回储存装置所对应的写回能量；依据各数据单元所对应的写回能量，将这些数据单元分类成多个群组，这些群组各自对应一写回能量等级；自这些群组中挑选一目标组，其中这些群组中对应较低写回能量等级的群组被赋予较高的机率被选为该目标组；从目标组中选择目标数据单元，并将目标数据单元的数据写回储存装置。
-
公开(公告)号：CN109710173A
公开(公告)日：2019-05-03
申请号：CN201711012360.3
申请日：2017-10-26
申请人： 旺宏电子股份有限公司
IPC分类号： G06F3/06
摘要： 本发明公开了一种存储器装置及应用于其上的数据管理方法。存储器装置包含存储器阵列与控制器。存储器阵列包含第一存储区域与第二存储区域。第一存储区域包含排列为I1行与J1列的多个第一子区域丛集，且各第一子区域丛集包含排列为O1行与P1列的多个子区域。第二存储区域包含排列为I2行与J2列的多个第二子区域丛集，且各第二子区域丛集包含排列为O2行与P2列的多个子区域。其中，控制器利用这些第一子区域丛集中的第一第一子区域丛集以及这些第二子区域丛集中的第一第二子区域丛集的其中一者存取第一数据。
-
公开(公告)号：CN104103309B
公开(公告)日：2017-11-17
申请号：CN201410145612.X
申请日：2014-04-11
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种NAND阵列的操作方法及计算机可读取的非暂时性储存媒体，是说明支持非易失性存储器的减少编程干扰的技术。一种三维/二维NAND阵列包括多个分页，其分为多个分页组。允许存取在三维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的存储单元的存取最少化。相同分页组中的分页在三维/二维NAND阵列中彼此不相邻。
-
公开(公告)号：CN105632554A
公开(公告)日：2016-06-01
申请号：CN201410609974.X
申请日：2014-11-03
申请人： 旺宏电子股份有限公司
IPC分类号： G11C16/06
摘要： 本发明公开了一种存储装置的操作方法。一种存储装置的操作方法包括如下所述地写入存储装置。首先，提供数据。这些数据包括多个编码。计算所述编码各自的数目。接着，根据所述编码各自的数目产生一对应规则。在对应规则中，所述编码各对应至依序由低至高排列的多个验证电压电平的其中之一。之后，根据对应规则写入数据至存储装置中。
-
公开(公告)号：CN103914398A
公开(公告)日：2014-07-09
申请号：CN201310471821.9
申请日：2013-10-11
申请人： 旺宏电子股份有限公司
CPC分类号： G06F12/0238 , G06F12/0246 , G06F12/109 , G06F2212/1032 , G06F2212/7204 , G06F2212/7211
摘要： 本发明公开了一种用以管理具有实体地址空间的存储器使用率的方法及装置，该方法包括将数据对象的逻辑地址与实体地址空间内的位置进行对应，以及定义一个活动窗口为实体地址空间内的一个多个地址区段；该方法包含允许数据对象的写入，该数据对象的逻辑地址对应到活动窗口内多个地址区段内的位置；该方法也包含在侦测到要写入数据对象的逻辑地址对应到活动窗口以外的位置时，会更新其对应关系使逻辑地址能对应到活动窗口中所选定的位置，然后允许对所选定的位置做写入的动作；该方法也包含维护在活动窗口中多个地址区段的存取数据标示的使用率以及配合存取数据增加或移除活动窗口中的地址区段。
-
公开(公告)号：CN116469426A
公开(公告)日：2023-07-21
申请号：CN202210651752.9
申请日：2022-06-10
申请人： 旺宏电子股份有限公司
IPC分类号： G11C7/10
摘要： 本公开提供一种存储器装置及其操作方法，该存储器装置包括存储器阵列，用于储存多个向量数据。各向量数据具有高有效位(MSB)向量与低有效位(LSB)向量。存储器阵列包括多个存储单元，各存储单元具有第一位及第二位。第一位用于储存各向量数据的MSB向量，第二位用于储存各向量数据的LSB向量。各该向量数据对应的一位线执行一次的位线设定，并根据该位线读取各该向量数据的该MSB向量与该LSB向量。各存储单元的阈值电压分布区分为N个状态，N为正整数且N小于2的2次方，各存储单元储存的等效位数小于2。
-
公开(公告)号：CN111367826B
公开(公告)日：2022-05-27
申请号：CN201910029582.9
申请日：2019-01-11
申请人： 旺宏电子股份有限公司
摘要： 一种闪存装置及其控制方法。闪存装置包括一存储器阵列、一原地更新模块、一外地更新模块及一延迟感知模块。原地更新模块用以通过一位擦除操作或一页面擦除操作，于存储器阵列执行一写入程序或一存储器回收程序。外地更新模块用以通过一区块擦除操作或一迁移操作，于存储器阵列执行写入程序或存储器回收程序。延迟感知模块用以判断原地更新模块的一第一负载与外地更新模块的一第二负载的大小关系。
-
公开(公告)号：CN112506809A
公开(公告)日：2021-03-16
申请号：CN201910891765.1
申请日：2019-09-20
申请人： 旺宏电子股份有限公司
摘要： 本公开提供一种存储器系统以及存储器操作方法。存储器系统包含一闪存存储器芯片以及一控制器。控制器耦接该闪存存储器芯片，其中该控制器经配置以自一文档系统接收一第一版本的一数据，以储存该第一版本的该数据至该闪存存储器芯片的一第一页面；以及响应于该数据的一第二版本以编程该第二版本的该数据于该第一页面，其中该第二版本新于该第一版本。
-
-
-
-
-
-
-
-
-
搜索结果
39 条记录 (耗时 0.056 秒)
