公开(公告)号：CN101604681A

公开(公告)日：2009-12-16

申请号：CN200910149878.0

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/498 ,  H01L23/13 ,  H01L23/48

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明涉及半导体装置、层叠型半导体装置以及内插器基板。具体地，本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。为了缓和所述应力，本发明的半导体装置具备含有绝缘基板和配线图案的内插器基板、半导体元件、接合半导体元件和内插器基板之间的连接层以及在内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板形成具有高低差的段差部，以使在半导体元件的外侧配置的外部端子的搭载部和半导体元件的搭载部不在同一平面上。

公开(公告)号：CN101183670A

公开(公告)日：2008-05-21

申请号：CN200710192720.2

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/13 ,  H01L25/00

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。BGA型半导体装置(20)具备含有绝缘基板(1)和配线图案(2)的内插器基板(3)、半导体元件(4)、接合半导体元件(4)和内插器基板(3)之间的连接层(5)以及在内插器基板(3)上配置的焊球(8)，绝缘基板(1)的在半导体元件(4)的外侧配置的焊球(8)的搭载部弯曲，以形成可折叠部(1a)，绝缘基板(1)的未弯曲部分和弯曲部分相对，以形成空隙(22)。

公开(公告)号：CN101604681B

公开(公告)日：2012-03-14

申请号：CN200910149878.0

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/498 ,  H01L23/13 ,  H01L23/48

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明涉及半导体装置、层叠型半导体装置以及内插器基板。具体地，本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。为了缓和所述应力，本发明的半导体装置具备含有绝缘基板和配线图案的内插器基板、半导体元件、接合半导体元件和内插器基板之间的连接层以及在内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板形成具有高低差的段差部，以使在半导体元件的外侧配置的外部端子的搭载部和半导体元件的搭载部不在同一平面上。

公开(公告)号：CN101604678A

公开(公告)日：2009-12-16

申请号：CN200910149877.6

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/13 ,  H01L25/00

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明涉及半导体装置、层叠型半导体装置以及内插器基板。具体地，本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。为了缓和所述应力，本发明的半导体装置具备含有绝缘基板和配线图案的内插器基板、半导体元件、接合半导体元件和内插器基板之间的连接层以及在内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，在比半导体元件的搭载部更靠外侧的位置上形成狭缝。

公开(公告)号：CN101604678B

公开(公告)日：2012-02-22

申请号：CN200910149877.6

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/13 ,  H01L25/00

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明涉及半导体装置、层叠型半导体装置以及内插器基板。具体地，本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。为了缓和所述应力，本发明的半导体装置具备含有绝缘基板和配线图案的内插器基板、半导体元件、接合半导体元件和内插器基板之间的连接层以及在内插器基板上配置的焊球等外部端子，其特征在于，所述绝缘基板，在比半导体元件的搭载部更靠外侧的位置上形成狭缝。

公开(公告)号：CN101183670B

公开(公告)日：2011-06-22

申请号：CN200710192720.2

申请日：2007-11-16

Applicant: 日立电线株式会社

Inventor： 细野真行 ,  柴田明司 ,  稻叶公男

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/13 ,  H01L25/00

CPC classification number: H01L25/105 ,  H01L23/4985 ,  H01L24/50 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48

Abstract: 本发明提供应力缓和能力优良的半导体装置、层叠型半导体装置以及用于该半导体装置的内插器基板，所述的应力产生于内插器基板和印刷配线板(母板)之间，或者层叠型半导体装置的半导体装置之间。BGA型半导体装置(20)具备含有绝缘基板(1)和配线图案(2)的内插器基板(3)、半导体元件(4)、接合半导体元件(4)和内插器基板(3)之间的连接层(5)以及在内插器基板(3)上配置的焊球(8)，绝缘基板(1)的在半导体元件(4)的外侧配置的焊球(8)的搭载部弯曲，以形成可折叠部(1a)，绝缘基板(1)的未弯曲部分和弯曲部分相对，以形成空隙(22)。