知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.035 seconds)

    包括允许低击穿电压的电平移位电路的简单升压装置
    2.
    发明公开
    包括允许低击穿电压的电平移位电路的简单升压装置 失效 转让

    公开(公告)号：CN1497826A

    公开(公告)日：2004-05-19

    申请号：CN200310101255.9

    申请日：2003-10-16

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: H02M3/07

    CPC classification number: H02M3/073 ,  H02M2001/009 ,  H02M2003/071 ,  H02M2003/076

    Abstract: 在一种升压装置中，第一电平移位电路(1)接收第一时钟信号(φ0)，以生成两个相位相反的第二时钟信号(φ1，φ1)；第二电平移位电路(2)接收第一时钟信号，以生成两个相位相反的第三时钟信号(φ2，φ2)。充电激励电路(3)使用第二时钟信号对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)；并且极性翻转电路(4)使用第三时钟信号翻转正电压，以生成绝对值与正电压相同的负电压(－K·VDD)。第二时钟信号的高电平不高于该正电压，并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于电源电压，并且第三时钟信号的低电平不低于该负电压。

    有源矩阵型半导体器件
    3.
    发明授权
    有源矩阵型半导体器件 失效 转让

    公开(公告)号：CN100439982C

    公开(公告)日：2008-12-03

    申请号：CN200510065619.1

    申请日：2005-02-16

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: G02F1/133 ,  G09G3/20 ,  H02M3/00 ,  H01L29/04

    CPC classification number: G09G3/3696 ,  G02F1/13454 ,  G09G2300/0408 ,  G09G2300/0426 ,  G09G2330/02 ,  H01L27/0203 ,  H01L27/12

    Abstract: 一种半导体器件，其中将电源电路设置在阵列衬底上，该器件通过抑制电源布线所占面积的增加，实现减小尺寸。本发明的特征是电源电路设置成邻接于电源电压输入端和信号线驱动电路。在电源电路与电源电压输入端之间的电源布线中，以及电源电路与信号线驱动电路之间的电源布线中有大量的电流流过。因此，通过将电源电路设置成邻接于电源电压输入端和信号线驱动电路，可以缩短其间的电源布线。相应地，与长度和宽度的乘积成比例的布线阻抗变小，使得能够接受变细的电源布线。于是，可使电源布线缩短且变细，从而可使布线面积减小。

    半导体集成电路及其制造方法、相关电路、仪器和程序
    4.
    发明授权
    半导体集成电路及其制造方法、相关电路、仪器和程序 失效 转让

    公开(公告)号：CN100417022C

    公开(公告)日：2008-09-03

    申请号：CN03158127.7

    申请日：2003-09-11

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: H03K19/08 ,  H01L21/02

    CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 本发明涉及半导体集成电路、半导体集成电路的制造方法、电荷泵电路、布局设计仪器、以及布局设计程序。自动形成一布局，该布局能够将由多个晶体管构成的电路置于一小宽度区域内。搜索部分输入关于电路数据并搜索形成的一组路径：通路对任何一个晶体管仅通过一次且一组中路径的组合能够覆盖整个电路网络。抽选部分从通过搜索发现的多组路径中选出具有最小路径数的一组路径。宽度确定部分确定布局宽度，其依据为，每个晶体管的源极和漏极宽度、源极和漏极之间区域宽度、未结合成公共电极的一些相邻晶体管对之间区域的宽度、晶体管数目、以及最少路径数。布局确定部分形成关于布局的信息，其中，包括在电路中晶体管的所有源极、漏极和栅极都位于具有确定宽度的小宽度区域内。

    自举电路及其驱动方法
    5.
    发明公开
    自举电路及其驱动方法 有权 转让

    公开(公告)号：CN1777031A

    公开(公告)日：2006-05-24

    申请号：CN200510125360.5

    申请日：2005-11-16

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: H03K19/094

    CPC classification number: G09G3/3677 ,  H03K17/063 ,  H03K19/01735

    Abstract: 一种自举电路包括：输出晶体管、设置在输出晶体管的栅极和源极之间的自举电容器、电源以及执行从电源到晶体管的栅极的供电接通/断开控制的电路。独立于晶体管的阈值电压，将自举效应之前的初始电压设为电源的电势。因此，取决于晶体管的阈值电压的变化不会影响由于自举效应引起的晶体管的源极输出的上升或下降。

    半导体集成电路的布局设计仪器
    8.
    发明公开
    半导体集成电路的布局设计仪器 失效 转让

    公开(公告)号：CN101162481A

    公开(公告)日：2008-04-16

    申请号：CN200710181212.4

    申请日：2003-09-11

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: G06F17/50 ,  H01L27/02

    CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 本发明涉及一种布局设计仪器，含有：存储装置，用于存储由多个晶体管构成的电路的电路数据；搜索装置，用于搜索一组路径，使得通路对任何一个晶体管只通过一次且一组中路径的组合能够覆盖电路数据所表示的整个电路网络；抽选装置，用于从所述搜索装置发现作为搜索结果的各组路径中选出具有最小路径数的一组路径；布局宽度确定装置，用于确定布局宽度，其依据为，每个晶体管的源极和漏极的宽度、源极和漏极之间区域的宽度、未结合成公共电极的一些相邻晶体管对的源极和漏极之间区域的宽度、晶体管的数目、以及由所述抽选装置选出的路径组中所包含的路径数；布局确定装置，用于形成关于布局的信息，其中，包括在所述电路中的晶体管的源极、漏极和栅极都位于小宽度区域内，该小宽度区域的宽度由所述布局宽度确定装置确定；以及输出装置，用于输出由所述布局确定装置确定的布局信息。

    半导体集成电路的布局设计方法
    9.
    发明公开
    半导体集成电路的布局设计方法 失效 转让

    公开(公告)号：CN101158992A

    公开(公告)日：2008-04-09

    申请号：CN200710181214.3

    申请日：2003-09-11

    Applicant: 日本电气株式会社

    Inventor： 野中义弘

    IPC: G06F17/50 ,  H01L27/02

    CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 一种半导体集成电路的布局设计方法，包括：搜索步骤，用于搜索一组路径：通路对任何一个晶体管只通过一次且一组中路径的组合能够覆盖电路数据所表示的整个电路网络；抽选步骤，从所述搜索一组路径的步骤发现的作为搜索结果的各组路径中，选出具有最小路径数的一组路径；确定布局宽度的步骤，确定的依据为：每个晶体管的源极和漏极的宽度、源极和漏极之间区域的宽度、未结合成公共电极的一些相邻晶体管对的源极和漏极之间区域的宽度、晶体管的数目、以及由所述抽选一组路径的步骤选出的路径组中所包含的路径数；形成关于布局的信息的步骤，其中，包括在所述电路中的晶体管的源极、漏极和栅极都位于小宽度区域内，该小宽度区域的宽度由所述确定布局宽度的步骤确定；输出布局信息的步骤，该布局信息由所述形成关于布局的信息的步骤确定。

Patent Agency Ranking