-
公开(公告)号：CN113345859A
公开(公告)日：2021-09-03
申请号：CN202110447006.3
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: H01L23/488
Abstract: 本发明提供一种混合pitch封装引脚设计的芯片，涉及印制电路板技术领域，包括：由N个边缘引脚和1个中心引脚组成的引脚单元；N个边缘引脚排列成N边形，中心引脚位于N边形的中心；N边形的边长根据芯片的封装引脚所允许的最小间距确定。本发明合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
-
公开(公告)号：CN113345859B
公开(公告)日：2022-11-25
申请号：CN202110447006.3
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: H01L23/488
Abstract: 本发明提供一种混合pitch封装引脚设计的芯片，涉及印制电路板技术领域，包括：由N个边缘引脚和1个中心引脚组成的引脚单元；N个边缘引脚排列成N边形，中心引脚位于N边形的中心；N边形的边长根据芯片的封装引脚所允许的最小间距确定。本发明合理有效，通过在多个方向交错排列封装引脚，在满足表面焊接工艺能力约束即不突破最小封装引脚pitch（中心距）的条件下，有效提高封装引脚排列密度，进而压缩封装尺寸，避免了因封装尺寸过大所导致的封装翘曲及焊接可靠性问题，从而可以有效提升封装的长期稳定性。
-
公开(公告)号：CN113133219B
公开(公告)日：2022-09-09
申请号：CN202110447071.6
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于交错阵列封装DDR4信号分配方法、芯片，涉及计算机系统技术领域，方法包括以下步骤：S1：两个0.8mm*1.4mm阵列的封装管脚，交错排布至对方形状中心；S2：在每个封装管脚的焊盘上钻孔；S3：在钻孔处接线，接线包括电源线、信号线以及地线，形成电源管脚、信号管脚和地管脚，使得在同一行上的电源管脚和地管脚交错分布，且任一电源管脚与相邻的地管脚之间具有两个信号管脚；S4：在任意一个地管脚和与之相邻的电源管脚之间安装封装电容。本发明合理有效，无需突破现有印制板工艺极限，仍可以有效提高芯片封装管脚的密度，实现更多高速DDR4信号优化分配和滤波电容布局设计，从而提高系统性能，可靠性高。
-
公开(公告)号：CN113133219A
公开(公告)日：2021-07-16
申请号：CN202110447071.6
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于交错阵列封装DDR4信号分配方法、芯片，涉及计算机系统技术领域，方法包括以下步骤：S1：两个0.8mm*1.4mm阵列的封装管脚，交错排布至对方形状中心；S2：在每个封装管脚的焊盘上钻孔；S3：在钻孔处接线，接线包括电源线、信号线以及地线，形成电源管脚、信号管脚和地管脚，使得在同一行上的电源管脚和地管脚交错分布，且任一电源管脚与相邻的地管脚之间具有两个信号管脚；S4：在任意一个地管脚和与之相邻的电源管脚之间安装封装电容。本发明合理有效，无需突破现有印制板工艺极限，仍可以有效提高芯片封装管脚的密度，实现更多高速DDR4信号优化分配和滤波电容布局设计，从而提高系统性能，可靠性高。
-
-
-
Search Results
4
records
(took 0.037 seconds)
