-
公开(公告)号：CN105389276B
公开(公告)日：2018-02-06
申请号：CN201510790882.0
申请日：2015-11-17
申请人： 无锡江南计算技术研究所
摘要： 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
公开(公告)号：CN105389276A
公开(公告)日：2016-03-09
申请号：CN201510790882.0
申请日：2015-11-17
申请人： 无锡江南计算技术研究所
CPC分类号： G06F13/28 , G06F13/24 , G06F2213/0024
摘要： 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
公开(公告)号：CN102929562B
公开(公告)日：2015-05-06
申请号：CN201210380703.2
申请日：2012-10-09
申请人： 无锡江南计算技术研究所
摘要： 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
公开(公告)号：CN102929562A
公开(公告)日：2013-02-13
申请号：CN201210380703.2
申请日：2012-10-09
申请人： 无锡江南计算技术研究所
摘要： 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
公开(公告)号：CN101470669A
公开(公告)日：2009-07-01
申请号：CN200710305692.0
申请日：2007-12-28
申请人： 无锡江南计算技术研究所
IPC分类号： G06F12/08
摘要： 一种多缓存数据一致性的处理方法及主存处理机。所述多缓存数据一致性的处理方法包括：请求处理机在获取数据块操作指令后，若对应的缓存中所述数据块的数据副本状态显示无所述数据块的数据副本时，向主存处理机发出相应的获取数据副本操作请求；若所述数据块状态显示主存无所述数据块的最新数据副本，主存处理机向所述数据块当前状态记载的具有最新数据副本的缓存对应的响应处理机转发所述操作请求，并将所述数据块状态更新为所述操作请求成功后的状态，所述主存处理机通过具有保序传送特性的虚通道向所述响应处理机转发所述操作请求。所述多缓存数据一致性的处理方法及主存处理机解决了系统活锁、饥饿，减少冲突时传输消息数量，提高系统性能。
-
公开(公告)号：CN105471848B
公开(公告)日：2018-07-03
申请号：CN201510789678.7
申请日：2015-11-17
申请人： 无锡江南计算技术研究所
IPC分类号： H04L29/06
摘要： 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN102053818A
公开(公告)日：2011-05-11
申请号：CN200910198355.5
申请日：2009-11-05
申请人： 无锡江南计算技术研究所
IPC分类号： G06F9/38
摘要： 一种分支预测方法及装置、处理器。所述分支预测方法包括：在取指的同时，以指令地址中的j位地址数据索引其历史模式，获得对应的k位历史模式数据；将指令的j位地址数据中的i位地址数据和k位历史模式数据进行异或运算获得n位运算结果；以n位运算结果索引所述指令在所述历史模式下的历史信息；以索引获得的历史信息数据对所述指令的下一个取指地址进行预测。所述分支预测方法及装置、处理器解决例如GAs、Gshare实现对不依赖统一历史模式而只依赖自身历史模式的情况预测不准的问题，也无需如GAs、PAs实现需要庞大的饱和计数器阵列来保存历史信息，节省了硬件开销及访问延时。
-
公开(公告)号：CN101470669B
公开(公告)日：2011-02-16
申请号：CN200710305692.0
申请日：2007-12-28
申请人： 无锡江南计算技术研究所
IPC分类号： G06F12/08
摘要： 一种多缓存数据一致性的处理方法及主存处理机。所述多缓存数据一致性的处理方法包括：请求处理机在获取数据块操作指令后，若对应的缓存中所述数据块的数据副本状态显示无所述数据块的数据副本时，向主存处理机发出相应的获取数据副本操作请求；若所述数据块状态显示主存无所述数据块的最新数据副本，主存处理机向所述数据块当前状态记载的具有最新数据副本的缓存对应的响应处理机转发所述操作请求，并将所述数据块状态更新为所述操作请求成功后的状态，所述主存处理机通过具有保序传送特性的虚通道向所述响应处理机转发所述操作请求。所述多缓存数据一致性的处理方法及主存处理机解决了系统活锁、饥饿，减少冲突时传输消息数量，提高系统性能。
-
公开(公告)号：CN105373663B
公开(公告)日：2018-06-26
申请号：CN201510790736.8
申请日：2015-11-17
申请人： 无锡江南计算技术研究所
IPC分类号： G06F17/50
摘要： 本发明提供了一种带条目占用指示的异步缓冲实现方法，包括：提供一个通用异步缓冲；然后在所述异步缓冲的设计中增加一个输出端口，用于输出一个基于读时钟域的缓冲已占用条目的指针；异步接口的读方根据所述指针的值判断异步缓冲中已经写进的条目的数量；异步接口的读方基于异步缓冲中已经写进的条目的数量，可根据需要，动态地设定存储转发阈值。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.029 秒)
